专利名称：数字调制的信号接收机的制作方法
技术领域：
本发明涉及无线接收机，具体讲涉及接收数字调制的信号以经过模/数转换器产生的接收数据的无线接收机。
通常，诸如寻呼机的无线接收机采用间歇接收来省电。另外，还有一种系统，在每个接收期向CPU提供主时钟脉冲以稳定无线接收特性。例如在未审查的日本专利公开7-99680中，便携式数据处理装置带有I/O槽，这种可使在无线导呼机可拆下地装在上面。当无线寻呼机接收无线信号时，无线导呼机向数据处理装置输出控制信号，从而在接收期间中断向CPU提供主时钟信号或切换到低频的子时钟信号上，以使主时钟不致干扰无线接收特性。在接收完后，CPU加主时钟信号。这样，CPU开始执行接收数据的数据操作。
近年，随着发射率的增强，采用了诸如M阵列FSK(频移键控)多电平数字调制技术。特别是在许多无线的应用中采用4阵列FSK调制格式。由于多电平数字调制可使大量的数据发送出去，长度已增加了的消息可在同一时间发到诸如寻呼机的无线选呼接收机上。
但是，在无线选呼接收机中，所接收的数据暂时存在存储器上，在接收完后，存在存储器中的存储数据被主时钟下的CPU读出和处理。因此，当收到大量的超出存储器容量的数据时，CPU在接收操作期间就必须以主时钟处理所接收的数据。这可能会使主时钟的谐波反过来影响无线系统的无线灵敏度特性。
本发明的目的在于提供一种接收机和时序控制方法，它可以在处理所接收的数字数据的同时可靠稳定地接收数字调制的信号。
本发明的另一目的在于提供一种无线选呼接收机，它可接收大量的数据而不影响接收特性。
根据本发明，在具有能将多电平检波信号转换成数字信号的AD转换器的接收机中，数字信号的数据处理是在当AD转换器未进行AD转换时进行的。由于多电平检测信号是在当数据处理未进行时经AD转换器输入的，因此，可以在不影响接收特性的情况下接收数据。
根据本发明的一个方面，接收机包括用于从数字调制信号中检测多电平检测信号的检波器和用于在多电平检波信号的基础上确定的间隔中将多电平检波信号转换成数字信号的模/数转换器。接收机还包括用于控制无线接收机的多个操作的第一控制器，该操作包括数字信号的数据处理；以及用于控制第一控制器的工作时序的第二控制器，这样，第一控制器在AD转换器并不执行多电平检波信号的AD转换的期间内执行数据处理。
根据本发明的另一方面，无线选呼接收机还包括用于对数字信号解码以产生接收数据的解码器；以及用于存储接收数据的存储器。时序控制器用于控制AD转换器的AD转换时序，这样，在多电平检波信号确定的间隔内进行AD转换。数据处理器用于处理数据以执行无线选呼接收机的多个操作，该操作包括接收数据的数据存储和数据处理，其中接收数据的数据处理是在AD转换未进行的期间内进行的。
图1为根据本发明实施例的无线选呼接收机的方框图；图2A为无线通信系统中采用的传输信号格式的实例示意图；图2B为波形图，示出无线通信系统的发射机中的两电平传输信号和对应的4电平调制信号；图3为波形图，示出根据实施例的无线选呼接收机的操作；图4为流程图，示出图1实施例中的CPU的控制流程；图5为时序图，示出实施例中的CPU的数据处理时序。
见图1，无线系统101经过接收天线从无线通信系统的无线基站(未示出)接收无线信号。无线系统101将所接收的信号放大并输出到诸如鉴频器的检波器102上。检波器102的检波后的信号SDEC(四电平信号)输出到采样和保持电路103以及波形整形电路109上。
采样和保持电路103对检波信号SDEC采样并根据转换开始脉冲PST保持那时的信号电压。电路103的采样电压SSH由模/数转换器(ADC)104转换成数字信号SD。模/数转换是由转换开始脉冲PST启动的，并按ADC时钟信号PADC进行转换。数字信号SD是从采样电压SSH中产生，它是4电平模拟信号。因此，4电平-2电平转换器105将四电平转换成两电平以产生两电平的接收信号SBD，它输出到解码器106上。
当接收两电平接收信号时，解码器106将其解码成所接收的数据并将接收信号SBD中的选呼信号与先前存在ID只读存储器107中的识别(ID)号比较。无线系统控制器108在解码器106的控制下执行无线系统101的省电控制。
波形整形电路109通过将检测的信号SDEC与预定的参考电压相比较以产波型整形后的检波信号SDECS而对检波信号SDEC的波形整形。同步信号发生器110产生与检波信号SDECS同步的同步时序信号SSYNC。同步时序信号SSYNC输出到ADC控制器111上，它在解码器106的控制下产生与同步时序信号SSYNC同步的转换开始脉冲PST和ADC时钟信号PADC。如前所述，电路103和ADC104是分别受转换开始脉冲PST和ADC时钟信号PADC控制的。
此外，ADC控制器111向微处理器(或CPU)112输出转换开始脉冲PST，它具有如前所述根据无线系统101的工作与否进行时钟切换的能力。CPU 112根据ROM 113中所存储的程序进行数据处理。解码器106中可采用ADC控制器111。
当检波信号SBD中的选呼号与ID一致时，解码器106向CPU 112输出包含在接收信号SBD中的接收消息，随后存储在RAM 114中。CPU 112控制显示驱动器115，这样，可以根据用户的指令将消息显示在液晶显示器116上。在此图中，通知用户有来话呼叫的发声器和用于输入用户指令的键盘未予示出。
主时钟信号根据从ADC控制器111中接收的转换开始脉冲PST而加到CPU 112上。当无线系统101的接收操作未执行时，CPU 112根据主时钟工作。另一方面，在执行接收操作时，CPU 112根据子时钟将接收的数据存储在RAM 114中，也就是说，主时钟并不加到CPU112上。但是，如前所述，在接收长消息且RAM 114满时，CPU 112就根据主时钟进行高速数据处理。根据本发明，CPU 112可执行高速数据处理而不影响接收的数据。下面将对细节加以描述。
见图2A，无线基站发射具有诸如ERMES(欧洲无线消息系统)信号格式的发射信号。具体讲，一个序列包括60分钟的60个周期，每个周期包括1分钟的5个子序列。每个子序列包括12秒的16个批，每个批包括一个同步式样、系统信息、地址段和消息段。
如图2B所示，两电平发射数据是按图2A的信号格式组装成的，随后转变成一个四电平脉冲流，它用作4阵列FSK调制信号以产生4阵列FSK调制的无线信号。这种4阵列FSK调制的无线信号是由图1的无线选呼接收机所接收的。
见图3，其中示出省电关闭无线系统101工作时实施例中的信号波形图。图3中，由检波器102如图3的(a)所示从4阵列FSK调制的无线信号中检出信号SDEC(四电平模拟信号)。整形电路109将信号SDEC与预定参考电压VREF比较以如图3(b)所示产生两电平波形整形后的信号SDEC。当接收两电平信号SDEC时，同步信号发生器110如图的(c)所示产生同步的同步时序信号SSYNC。ADC控制器111产生与同步时序信号SSYNC同步的转换开始脉冲PST和ADC时钟信号PADC。转换开始脉冲PST在同步时序信号SSYNC的后沿开始上升并在预定时间过后下降，这段时间正是如图的(d)所示ADC 104进行AD转换所用的时间。因此ADC 104在转换开始脉冲PST的前沿开始AD转换并在如图的(e)所示的脉冲PST的脉宽期间根据ADC时钟信号PADC进行AD转换。
按此方式，采样和保持操作以及AD转换以图的(f)的时序进行，从而产生数字信号SD，它的模拟状态是图中(g)的形态。数字信号SD由4电平-2电平转换器105转换成两电平信号SBD，如图中的(h)所示。
另一方面，ADC控制器111输出转换开始脉冲PST，由此使CPU112确定图的(i)所示的主时钟操作时序。具体讲，CPU 112的主时钟操作是在每个转换开始脉冲PST的后沿之后开始的，并且在后续转换开始脉冲PST的前沿之前停止。换言之，按主时钟进行的高速数据处理是由CPU 112在转换开始脉冲PST之间的间隔期间执行的。如图中的(a)所示，由主时钟的谐波引起的噪声在主时钟操作期间出现。由于CPU 112在S/H和AD转换期间由主时钟停止高速数据处理，因此对未受主时钟影响的检波信号SDEC采样和转换，以产生数字信号SD。下面描述数据处理时序控制的细节。
见图4，当从解码器106接收解码的数据时(步骤S1)，CPU 112将所接收的数据临时存在RAM 114上(步骤S2)，随后检查RAM 114中存的数据量是否少于预定值ATH，例如RAM 114的容量(步骤S3)。在所存储的数据的量少于预定值ATH期间重复步骤S1-S3，直到省电启动即无线系统101关闭为止。
当存储的数据量达到或大于预定值ATH时，CPU 112通过检测每个转换开始脉冲PST的前沿(步骤S4)确定AD转换开始时序并启动定时器去计数。CPU 112检测定时器是否计到TADC+T1(步骤S5)，其中TADC是ADC 104进行AD转换所需的时间，即转换开始脉冲PST的脉宽，T1是在PST后沿与CPU主时钟操作最开始之间的前空白区(见图5)。
当定时器计到TADC+T1时(步骤S5为是)，CPU 112根据主时钟开始高速数据处理，并进一步检查定时器的计数是否小于TPSH-T2(步骤S6)，其中TPSH为PST的前沿子序列的PST的时间，它是根据调制信号波特率来确定的，T2是CPU主时钟操作结束与子序列的PST前沿间的后空白(见图5)。CPU 112继续进行高速数据处理(步骤S7)直到定时器的计数小于TPSH-T2为止(步骤S6为否)。当定时器的计数超过TPSH-T2时(步骤S6为否)，CPU 112切换成子时钟(步骤S8)，然后返回步骤S1。
此处，子时钟的频率为几十千Hz到几百千Hz，而主时钟的频率范围在几兆Hz。因此，主时钟的谐波对接收信号的影响大于子时钟所产生的影响。
见图5，CPU主时钟操作是在转换开始脉冲PST之间的间隔TMAIN内进行的。前空白T1是用来避免CPU主时钟在AD转换期间就开始。后空白T2是用来确保在AD转换之前就完成。
在上面的实施例中，CPU 112根据从ADC控制器111上接收的转换开始脉冲PST切换到主时钟操作上。无庸置言，ADC控制器111或解码器106可以控制CPU 112的主时钟操作时序。
如上所述，CPU 112甚至在无线接收操作中可由主时钟进行高速数据处理，除非AD转换在进行。换言之，CPU 112在由S/H 103和ADC 104进行AD转换时停止执行高速数据处理。因此，检波信号SDEC不受主时钟谐波的影响，从而使解码信号稳定且可靠。由于在无线接收操作期间可进行高速数据处理，因而可以可靠地接收诸如长消息的大量的数据。
权利要求
1.一种用于接收数字调制信号的无线接收机，包括检波器，用于从数字调制信号中检出多电平检波信号；模/转换器，用于在多电平检波信号的基础上确定的间隔中将多电平检波信号转换成数字信号；其特征在于第一控制器，用于控制无线接收机的多个操作，该操作包括数字信号的数据处理，以及；第二控制器，用于控制第一控制器的工作时序，这样，第一控制器在AD转换器并不执行多电平检波信号的AD转换的期间内执行数据处理。
2.如权利要求1的无线接收机，其特征在于第二控制器包括时序控制发生器，用于产生与多电平检波信号同步的时序信号；以及时序控制器，用于控制AD转换器的AD转换时序与时序信号相同步。
3.如权利要求2的无线接收机，其特征在于时序控制器产生AD转换开始脉冲，每个脉冲都使AD转换器开始AD转换。
4.如权利要求3的无线接收机，其特征在于第一控制器在AD转换开始脉冲的每个间隔内进行数据处理。
5.如权利要求4的无线接收机，其特征在于时期被设定在AD转换开始脉冲之间的每个间隔内的预定位置上。
6.一种用于接收数字调制的信号的无线选呼接收机，包括检波器，用于从数字调制信号中检出多电平检波信号；模数转换器，用于将多电平检波信号转换成数字信号；解码器，用于对数字信号解码以产生接收数据；以及用于存储接收数据的存储器；其特征在于时序控制器，用于控制AD转换器的AD转换时序，这样，在多电平检波信号确定的间隔内进行AD转换；以及数据处理器，用于处理数据以执行无线选呼接收机的多个操作，该操作包括接收数据的数据存储和数据处理，其中接收数据的数据处理是在AD转换未进行的期间内进行的。
7.如权利要求6的无线选呼接收机，其特征在于数据处理器监视存在存储器中的接收数据的量，并在当存储器中存储的接收数据的量少于预定值时开始接收数据的数据处理。
8.如权利要求6或7的无线选呼接收机，其特征在于数字调制信号为多电平FSK(频移键控)调制信号。
9.如权利要求6或7的无线选呼接收机，其特征在于数据处理器根据时间周期内的高频时钟进行接收数据的数据处理。
10.一种在用于接收数字调制信号的无线接收机中的时序控制方法，包括步骤a)从数字调制信号中检出多电平检波信号；b)在多电平检波信号确定的间隔内将多电平检波信号从模拟信号转换成数字信号，以产生数字的信号；c)控制无线接收机的多个操作，该操作包括数字信号的数据处理；以及d)控制数据处理的时序，这样在步骤b)的模/数转换不进行的期间执行数据处理。
11.一种在用于接收数字调制信号的无线选呼接收机中的时序控制方法，包括步骤a)从数字调制信号中检出多电平检波信号；b)将多电平检波信号从模拟信号转换成数字信号，以产生数字的信号；c)对数字信号解码以产生接收数据；d)将接收数据存在存储器中；e)控制步骤b)的模/数转换的时序，这样，在多电平检波信号的基础上确定的间隔内进行AD转换；以及f)处理数据，以执行无线选呼接收机的多个操作，该操作包括接收机数据的数据存储和数据处理，其中接收数据的数据处理是在AD转换未进行期间进行的。
12.如权利要求11的时序控制方法，其特征在于步骤f)包括监视存储在存储器中的接收数据的量；以及当存储器中存储的接收数据的量少于预定值时开始接收数据的数据处理。
13.如权利要求11的时序控制方法，其特征在于步骤e)包括产生与多电平检波信号同步的时序信号；控制AD转换的时序与由每个都用来启动AD转换的AD转换开始脉冲产生的时序信号同步。
14.如权利要求13的时序控制方法，其特征在于接收数据的数据处理是在AD转换开始脉冲间的每个间隔内进行的。
全文摘要
无线接收机通过无线系统接收4FSK信号,且检波器从4FSK信号中检出4电平检波的信号。四电平检波的信号由AD转换器转换成数字形式。数字信号存储在存储器中。在四电平检波信号中所得的间隔中进行AD转换。当AD转换未进行时,CPU执行接收的数字数据的数据处理,而当进行AD转换时CPU则不进行数据处理。
文档编号H04L27/06GK1179661SQ9711954
公开日1998年4月22日 申请日期1997年9月18日 优先权日1997年9月18日
发明者樋口纪彦 申请人:日本电气株式会社