通过1394串行数据总线传送异步转移模式单元的方法和装置的制作方法

专利名称：通过1394串行数据总线传送异步转移模式单元的方法和装置的制作方法
技术领域：
本发明通常涉及一种ATM单元传送方法和一种ATM单元传送装置。更详细地说，本发明涉及能够通过符合IEEE1394标准的高速串行数据总线传送ATM(异步转移模式)数据的数据通信技术。
近来，提出了一种通信系统，在这种通信系统中，诸如个人计算机、数字视频摄像机、数字调谐器、和硬盘单元等各种电子设备利用一由IEEE1394标准化的高速串行数据总线(后面称之“1394”串行数据总线)而相互电连接，以便使这些电子设备中的数字图形/图像信号、数字音频/视频信号等相互通信。在上述的数据通信系统中，因为各个电子设备是通过在IEEE1394中所规定的电缆(后面称之为“1394电缆)相互连接的，因而该数字图像信号和数字音频信号可在这些电子设备中被传送。另外，可以总体控制所有这些电子设备。
另一方面，ATM(异步转移模式)被使用在网络中，即，使用在一个人计算机LAN(局域网)和一B-ISDN(宽带综合业务数字网)中。应注意的是，这种ATM相应于由ITU-T(国际电信联盟-电信)所规定的格式。如

图1A所示，在ATM系统中所使用的一包(通常称之为“单元”)拥有53个字节的固定长度，它是由5个字节ATM单元标头和随该ATM单元标头之后的48字节有效负载所构成。该5字节单位标头拥有如图1B所示的这样一种构成。因为在一ATM网络中在一帧的相位和一单元的位置之间，和/或各单元的各位置之间不需同步关系，所以这种ATM系统适用于构成在其中具有不同位率的数据以混合方式被传送的网络。在这种环境下，极需建立一种满足上述通信系统和ATM系统指标的网络。
基于上述极需的考虑，本发明的目的是提供一种能够通过1394串行数据总线传送ATM单元的数据传送方法/装置。
为了实现上述的目的，根据本发明的一个方面，一种ATM单元传送方法的特征是采用IEEE1394格式标准的串行总线来传送数据的数据传送方法，其中一预置的标头以一种方式被添加到用在由ATM系统所规定的网络中的ATM单元中，在这种方式中该ATM单元是通过使用由IEEE1394格式所规定的等时包的结构而被传送的。
另外，根据本发明的另一方面，ATM单元传送装置的特征是采用IEEE1394格式标准的串行总线来传送数据的数据传送装置，一ATM单元传送装置包括用来添加预置标头的添加电路，以使在由ATM系统所规定的网络中使用的ATM单元被贮存到由IEEE1394格式所规定的等时包的数据字段中。
根据本发明，该ATM单元可以进入由IEEE1394所规定的等时包中，并随后可以被送到1394串行数据总线。
通过以下参照附图所作的介绍，可对本发明有更全面的了解，在附图中相同的标号表示相同的部件。其中图1A和图1B概要地示出了在ATM系统中所使用的ATM单元的构成；图2A到图2D示出了根据本发明的通过1394串行数据总线传送ATM单元的处理操作；图3概要地示出了根据本发明的通过1394串行数据总线所传送的等时包的构成的例子；图4示出了图3中的单元标头对应的1394等时包标头的内容；图5示出了根据本发明通过1394串行数据总线传送的等时包的构成的另一个例子；和图6是根据本发明的一实施例的能够通过1394串行数据总线执行传送ATM单元的处理操作的ATM单元传送装置的构成的框图。
现在参照附图详细说明本发明的各个最佳实施例的ATM单元传送方法/装置。
首先，图2是用于解释对一个将通过1394串行数据总线(即，由IEEE1394所规定的一串行数据总线)传送的ATM单元进行处理的处理操作的示意图。这种处理操作将参照图6作更为详细的说明。
如图2A所示，一源包标头被添加到输入的ATM源包(即，图1A的ATM单元)的开头部分以产生如图2B中所示的ATM源包。接着，如在图2c中所示，依据允许向1394电缆传送的条件，在ATM源包到达一ISO包发送/接收FIFO13后(后面将说明)，一CIP(共同等时包)标头被添加到单个(ATM单元+源包标头)的开头部分，或多个(ATM单元+源包标头)的开头部分。接着，如图2D所示，一1394等时包被加到其结果的(ATM单元+源包标头)，于是通过将该ATM单元存贮到该等时包的数据场中而获得了这样一种等时包。然后，基于一周期开始包的时序，该所得结果的等时包以125μsec的速率被传送到1394串行总线。
图3示出了如图2中所指明的将通过1394串行数据总线传送的等时包的构成例子。图4示出了图3所示单元标头对应的等时包标头的7字节内容。应注意的是在图4的括号中的数字表明比特位数。另外，还应了解的是这种等时包是以这样一种方式来传送的，位于上端的1394等时包标头的左端被首先传送，而位于下端的数据CRC的右端被最后传送。现在参照图3和图4来说明该等时包。
1394等时包标头具有8字节的长度，包括一表明此标头之后的数据的长度的数据长度(2字节)；一用来表明该CIP标头是否存在的标记(2位)；表明该等时包将通过哪个通道被传送的通道(6位)；表明包的类别的t-代码(4位)；表明包的序列(order)的Sy(4位)；和一标头CRC(4字节)。
包含在该CIP标头中的6位源节点ID(SID)表示用来根据1394串行数据总线传送等时包的电子装置的节点ID。1字节数据块尺寸(DBS)是用来表明在一quadlet(＝4字节)的单元中数据块的长度的数字。2位片断数(FN)表示其中一源包被子分隔的数据块的数目。当该FN拥有一除“0”之外的值时，使用3位quadlet填充计数器(QPC)。在源包拥有一特定的源包标头的情况下，1位SPH被置为“1”。数据块计数器(DBC)是一8位连续计数器，并被用来检测在一源包传送中的信息的漏失。6位格式ID场(FMT)表明待传送的数据的格式。在这种情况下，0×28的FMT表明ATM数据。3字节格式相关字段(FDF)的规格由FMT确定。
接着该CIP标头，ATM数据以15quadlet(1quadlet＝4字节)为单元被传送。该15quadlet数据由1quadlet源包标头、2quadlet单元标头和12quadlet有效载荷所构成。
源包标头的周期计数和周期偏移相应于基于包的传送时间瞬间在125μsec的单位中所产生的时间瞬间信息形成的时间标记信息。这种时间标记信息是从一周期主导装置传送到源包标头的。每40ns将周期偏移传送给计算操作，并且该周期计数值每125μsec被累计。以在125μsec进行1个计数和在250μsec进行2个计数的方式将该周期计数值顺序地累加起来。这些周期计数和周期偏移是存贮在一预先选择的装置中所提供的周期时间寄存器中的值，它被指明作为周期主导装置并被连接在1394串行总线上(见图6)。根据一主时钟产生器所产生的时间瞬间信息这些值被存贮到该周期时间寄存器中。
存贮进该周期开始包的这个值被传送给1394串行数据总线。结果，这个值被提供给连接在1394串行数据总线上的其它装置。应注意的是，该源包标头的结构等效于由MPEG型传送流(MPEG-TS)(以后将要说明)所规定的结构。
单元标头的内容示于图3中。因为在本技术领域中这个内容是众所周知的，所以在本说明书中不再进一步说明。应了解的是，3字节的符号“reserved”在本实施例的模式中作为填充被附加地提供在5字节ATM单元标头的前面，这个单元标头具有这样一种结构，即该有效载荷的头部分从一quadlet的头部分开始。该填充过程操作在图6所示的ATM信号处理接口12(后面将要讨论)中执行。
数据CRC相应于一等时包的数据字段(从CIP标头直到最后所传送的单元)的误差校正码。
如前所述，图3和图4中所示结构的特点是可通过1394串行数据总线来传送ATM单元。另一特点是源包标头拥有与MPEG的传送流类似的结构。结果，因为作为ISO包发送/接收FIFO13、标头/同步信息添加电路14、和标头移去/同步信息复原电路15的这种电路块(后面将要说明)可普通用于MPEG-TS信号系统中，所以链路层控制IC可普遍用在图6的电路配置中。因此，具有设计方面和制造成本方面的优点。另外，它还可执行用于吸收不稳定现象的时间标记过程操作(后面将说明)。
在图3和图4的结构中，3字节的符号“reserved”被写进该ATM单元标头的前面。另一方面，3字节符号“reserved”可不写入该ATM单元标头的前面而是ATM单元标头的后面，这样该ATM源包的总长度等于4字节×一整数得出的长度(在这种情况下，是56字节)。图5表示另一种等时包的结构。
现在，说明能够执行前述的处理操作来通过1394串行数据总线传送ATM单元的装置，例如一设置顶盒(STB)被连接到ATM网络。图6示出了这个设置顶盒(STB)的内部构成，即主要示出了一链路层控制IC(后面称之为“LINK”)。这种处理装置配备有一物理层控制IC(后面称之为“PHY”)、一LINK2、一微处理器3、一ATM信号处理系统4、和一PLL5。
PHY1可初始化一总线，并可仲裁使用权等。另外，PHY1可传送诸如一ATM单元、和在LINK2和PHY1之间的各种控制信号(control)之类的数据(data)，并进而可向1394数据总线电缆发送这些数据和控制信号和从1394数据总线电缆接收这些数据和控制信号。此外PHY1可提供一系统时钟(SYSCIK)。这个LINK2的内容将要更详细的说明。微处理器3控制PHY1和LINK2，并获取一等时通信的范围(band)。ATM信号处理系统4接收由连接到这个设置顶盒外部的ATM网络的终端所提供的ATM数据，并且产生/解析一ATM单元。另一方面，ATM信号处理系统4将直接进入该ATM网络中的ATM单元发送给ATM信号处理接口12。此外，ATM信号处理系统4向8KHz周期控制电路16提供一ATM网络所拥有的8KHz的基本频率时钟。PLL5重现一电子设备的时钟信号(CLK)，该时钟信号是由通过1394电缆所接收的ATM单元的源包标头所得到的定时信息(上述时间标记信息)在发送端所提供的。该定时信息由标头移去/同步信息复原电路15从经1394电缆所接收的数据之中的源包标头得到。应了解的是当该定时信息不是通过1394电缆被接收时，该PLL5可以自振荡的方式产生该时钟信号。然后，这个时钟信号被提供给LINK2和ATM信号处理系统4。
该LINK2的内部构成主要可细分成一等时系统，一异步系统、和一基本块。该等时系统相应于一用来产生和分析等时包的块，在这块上叠加有一ATM单元的数据。该异步系统相应于一产生和分析异步包的块，在这块上叠加有一控制信号。例如，该控制信号是用于控制一电子装置的指令。
该异步系统由一微处理器接口6、一控制寄存器7、一异步包发送FIFO8、一异步包接收FIFO9、和一自ID包处理块10所构成。
基本块11装备有一时钟、一CRC、一物理层接口、一发送块、一接收块等。
该等时系统由一ATM信号接口12、一等时包发送/接收FIFO13、一标头/同步信息添加电路14、一标头移去/同步信息复原电路15、和一8KHz周期控制电路16所构成。
微处理器接口6响应于在微处理器3和微处理器接口6之间的一上级层所给出的要求来发送/接收数据。
在微处理器3的控制之下该数据被写入控制寄存器7的预置的存贮部分，这样控制该LINK2的操作。当该异步包被发送/接收时，控制寄存器7的预置地址被读取/写入。另外，通过利用这个控制寄存器7，该等时包的标头的一部分被发送和接收。例如，包含在该CIP标头中的上述SID被从基本块11提供给控制寄存器7，并且控制寄存器7通过微处理器接口6将源接点ID的信息传送给微处理器3。其结果，有关该原来的源节点的信息可由这个设置顶盒(STB)来识别而无需由标头移去/同步信息接收电路15所移去。
由微处理器3所产生的包被暂时地存贮到异步包发送FIFO8中。一旦该总线处于空状态时，该暂时地被存贮的包就由基本块11读取。
从总线所获取的包由基本块11写入异步包接收FIFO9。在确定了这个异步包接收FIFO9未处于空闲状态这样一个事实之后，微处理器3执行读操作。在总线被初始化时自ID包处理块10处理所接收的节点信息，并且检测可以管理连接到该总线以及该总线的等时通路的节点数的节点。
基本块11的物理层接口执行发送数据的并行至串行转换，和接收数据的串行至并行转换。发送块判断总线的状态以便控制包的发送。然后，接收块根据所接收的包的类型，即异步包或等时包来确定一写入目标。
ATM信号处理接口12在信号发送期间对ATM信号处理系统4的数据执行上述填充处理操作，从而将这种数据变换成具有等时包格式的数据。在数据接收期间，ATM信号处理接口12执行一反向处理操作，即从该填充处理数据中移去所填充的字节。
等时包发送/接收FIFO13相应于一具有等时包的发送功能和等时包的接收功能的FIFO。如上所述，在信号发送时，从ATM网络所接收的ATM单元(见图2A)通过ATM信号处理系统4和ATM信号处理接口12被写入这个等时包发送/接收FIFO13之中。在1394电缆中存在一个以125μsec的周期流动的周期包。相应于这个定时，在发出允许发送的阶段中，在FIFO13中等待的ATM单元通过基本块11被送到1394串行数据总线。在这种情况下，因为该标头/同步信息添加电路14中立即执行标头添加处理操作，所以不存在时间方面的问题。如上所述，因为ATM单元在FIFO13中等待，所以执行了ATM单元的缓冲操作，这样就避免了ATM单元的不稳定现象。总之，由于不稳定现象以2msec的量级出现，才导致ATM单元源的不稳定。因此，通过一FIFO的缓冲操作可构成一重要的操作。即使ATM单元源以固定单元速率发送单元，ATM单元之间的时间间隔也有较大的变化，这是因为每次ATM单元要经几个ATM转接而延迟了该单元发送时间。其结果，多个ATM单元以连续方式被发送的周期就存在被延迟的可能性。因此，源包标头被附加到每个ATM单元(见图1B)。然后，CIP标头和1394等时包标头被适当地附加到与1394串行数据总线上的周期有关的输出单元上(见图2C和图2D)，随后所得结果单元被传送到1394串行数据总线。在一MPEG-TS型信号被发送/接收的情况下，通过MPEG-TS处理接口17在等时包发送/接收FIFO13和外部装置(未示出)之间建立通信。在这种情况下，通过转换单元18选择一路径。应注意的是，该MPEG-TS信号通过1394电缆被输入，由标头移去/同步信息复原电路15检测在MPEG-TS信号的标头中所包含的识别数据，并且响应于检测的识别数据而控制转换单元18。在MPEG-TS系统的情况下，因为源是相对恒定的(200μsec量级的不稳定)，所以与ATM单元的不稳定相比较不存在有更严重的不稳定。但是，当MPEG-TS型信号以125μsec的周期被传送到1394串行数据总线并且从那里被接收时，在该发送系统中存在有一时间位移。结果，这种等时包发送/接收FIFO13还可起到吸收这个时间位移的作用。如上所述，在该单元被传送到1394串行数据总线之前通过缓冲该单元和通过调整该单元速率可改善不稳定问题。
另外，因为出现在1394串行数据总线上的单元的峰值率可被降低，所以可节省在该等时通信中所使用的范围。在从1394串行数据总线所接收和通过PHY1和基本块11所获取的等时包由标头移去/同步信号复原电路15转换成ATM单元的结构之后，在ATM单元不从FIFO13溢出的范围内该所得结果的ATM单元包被写入等时包发送/接收FIFO13。根据由标头移去/同步信息复原电路15所分离的在标头中所包含的定时信息由PLL5重现一时钟信号，响应于该时钟信号产生写入ATM单元包的定时，在该定时ATM信号单元从LINK2被输出到ATM信号处理系统。
该标头/同步信号添加电路14将在图3和图4中所示的源包标头、CIP标头和1394等时包标头附加到从等时包发送/接收FIFO13读出的单元上。这时，因为在源包标头内的周期计数和周期偏移是根据在基本块中所使用的时钟的值所设置的，所以可将时间标记给予该单元。根据周期主导装置传送的周期开始包中所包含的时间瞬时信息，这个时钟被调整到参考时间并通过8KHz周期控制电路16被计数。
标头移去/同步信息复原电路15将从基本块11所接收的等时包中的1394等时包标头、CIP标头和源包标头移出，之后仅将该单元写入等时包发送/接收FIFO13。
8KHz周期控制电路16使得具有属于ATM网络的8KHz频率的信号与在1394串行数据总线上出现的具有8KHz(125μsec)频率的信号同步。换句话说，从该ATM网络得出的8KHz定时是通过该ATM信号处理系统4所获得的，并且通过基本块11所得到的周期开始包的8KHz信号也是与这个8KHz定时相同步的，这样ATM单元可在IEEE1394系统上被处理。
以上详细描述了根据本发明的ATM单元传送装置，为了通信的目的，可通过1394串行数据总线传送ATM单元。
权利要求
1.一种使用IEEE1394格式标准的串行总线传送数据的数据传送方法，其中一预定的标头被添加到在ATM系统定义的网络中所使用的ATM单元中，使所述ATM单元利用由IEEE1394格式所规定的等时包的结构而被传送。
2.如权利要求1所述的数据传送方法，其中当所述ATM单元被映射到一个字节长度大于所述ATM单元的字节长度的源包时，所述ATM单元的字节长度与所述源包的字节长度之间的字节差作为填充被添加到所述ATM单元的开始部分和其最后部分之一。
3.如权利要求2所述的数据传送方法，其中所述ATM单元由具有一48字节长度的有效负载和一被附加到所述ATM单元的具有5字节长度的ATM单元标头所构成；并且当所述ATM单元被映射到所述具有56字节长度的源包时，3字节差作为对一ATM源包的填充被附加到所述ATM单元标头的开始部分和所述有效负载的最后部分之一，。
4.如权利要求1所述的数据传送方法，其中所述附加到所述ATM单元的预定标头包括一源包标头；并且所述源包标头的结构类似于由MPEG系统所规定的传送流的结构。
5.如权利要求4所述的数据传送方法，其中所述源包标头具有周期计数数据和周期偏移数据。
6一种在使用1394格式标准的串行总线传送数据的数据传送装置中的ATM单元传送装置，包括用来添加一预定标头的添加电路，以便将ATM系统所定义的网络中所使用的ATM单元存贮到由IEEE1394格式所定义的等时包的数据字段中。
7.如权利要求6所述的ATM单元传送装置，进一步包括一用来缓冲所述ATM单元的缓冲器，其中所述缓冲器改善了当所述ATM单元被发送到所述IEEE1394串行总线时所产生的一不稳定成分。
8.如权利要求6所述的ATM单元传送装置，进一步包括用来使属于ATM网络的具有8KHz频率的信号与在1394串行总线上所使用的具有8KHz频率的信号相同步的装置。
9.一种用来接收在ATM系统定义的网络中所使用的ATM单元的数据接收方法，该ATM单元是利用IEEE1394格式标准的串行总线所传送的，其中移去一预定的标头，以便将所述ATM单元存贮到由IEEE1394格式所规定的等时包的数据字段中。
10.如权利要求9所述的数据接收方法，其中为了获得一被映射到字节长度大于所述ATM单元的字节长度的源包的ATM单元，移去被附加到所述ATM单元的开头部分和其最后部分之一的所述源包的字节长度与所述ATM单元的字节长度之间的字节差。
11.如权利要求10所述的数据接收方法，其中通过从映射到具有56字节长度的所述源包的ATM源包中移去附加到所述ATM单元标头的开头部分和所述有效负载的最后部分之一的3字节差而获得由具有48字节长度的有效负载和具有5字节长度的ATM单元标头所构成的ATM单元。
12.如权利要求9所述的数据接收方法，其中从所述ATM源包中移去的预定标头包括一源包标头；并且所述源包标头的结构类似于由MPEG系统所规定的传送流的结构。
13.如权利要求12所述的数据接收方法，其中所述源包标头具有周期计数数据和周期偏移数据。
14.一种在用来接收ATM系统所规定的网络中使用的ATM单元的接收装置中的数据接收装置，该ATM单元是利用IEEE1394格式标准的串行总线所传送的，所述数据接收装置包括用来移去预定的标头的移去电路，以便将由ATM系统所规定的网络中所使用的ATM单元存贮到由IEEE1394格式所规定的等时包的数据字段中。
15.一种链接层控制集成电路，包括与IEEE1394格式标准的串行总线通信的基本块；与ATM系统所规定的网络相通信的接口；用来移去预定的标头的移去电路，以获得通过所述串行总线所接收的ATM单元并且将其存贮在一等时包的数据字段中；用来添加一预定的标头的添加电路，以便将从所述ATM型网络接收的ATM单元存贮到所述等时包的数据字段中；和位于所述加法电路、所述移去电路和所述接口之间的缓冲器，用来调整速率。
全文摘要
一种通过1394串行数据总线传送ATM单元的方法和装置。在一利用IEEE1394格式标准的高速串行数据总线传送数据的数据传送装置中,ATM单元传送装置包括有一用来添加预定标头的添加电路,以便将在由ATM系统规定的网络中所使用的ATM单元存贮到由IEEE1394格式所规定的等时包的数据字段之中。
文档编号H04N7/24GK1192615SQ9712607
公开日1998年9月9日 申请日期1997年11月6日 优先权日1996年11月6日
发明者藤森隆洋, 佐藤真, 田中知子 申请人:索尼公司