用于对包含在多路电视信号中的辅助数据进行同步译码的电视装置的制作方法

专利名称：用于对包含在多路电视信号中的辅助数据进行同步译码的电视装置的制作方法
技术领域：
本发明通常涉及处理辅助数据的电视装置，尤其是涉及执行辅助数据的同步、多道解码的电视信号接收机。
背景技术：
一个电视信号除了包括视频和音频节目信息外，还可包括辅助信息。例如，诸如是封闭字幕(CC)、扩展数据服务(XDS)以及StarSight等的附属于数字数据服务的数据可以被包括在按美国的国家电视标准委员会(NTSC)所颁布标准的电视信号中。用于这种服务的数字信号可被编码在NTSC电视信号的垂直消隐期间(VBI)的各个部分。
特别是，封闭字幕数据是在一个电视信号的行21的垂直消隐期间被编码的。包括闭路数据的每一个行21垂直消隐期间都具有在该行期间后半程中编码的两个字节的数据。该数据被处理，以产生出代表电视显示器部分中的电视节目的音频内容的原文。虽然字幕的开发原本是用于帮助听力受损害者，但字幕也可向听力未受损害的用户提供好处。例如，通过使字幕和对音频的抑制能够同时存在，用户可以确实地既享受到电视节目的视频也享受到电视节目的音频，而不会打扰其他人。美国法律要求在所有具有大于13英寸显示器的电视接收机中要有字幕译码器(FCC Report&Order，FCC 91-119)。结果，现在大多数的视频节目(包括录象带)都包括字幕数据。
扩展数据服务(XDS)数据被以与封闭字幕数据相同的格式进行编码，并与该封闭字幕数据分享场1的行21，即每一个视频帧包括被表示为场1和场2的视频信息的两个场。正如在ANSI/EIA 608中所定义的那样，XDS数据提供这样一些信息，诸如是节目等级/内容(例如可被用于提供所谓的V-Chip功能，用于根据节目内容限制电视画面)、节目说明、节目题目、节目开始时间、已播放时间、电视网名称、电视台台标以及未来的一些节目信息。
StarSight数据提供与XDS相似的信息，并被以相同的格式编码。但是，StarSight数据提供有关所有频道的而不仅仅是当前频道的信息。另外，StarSight数据可被包括在行10到18的一个或多个VBI中。StarSight数据可被译码，以产生一个与印刷媒体内所提供的节目指南相似的节目指南显示。由于StarSight数据包括用于所有频道的数据，所以接收用于完整节目指南显示的StarSight数据所需的时间最长可达到6个小时。
提取上述任何一种辅助数据都需要一个译码器。该译码器的一个部件是一个数据限幅器，它在辅助数据期间将模拟电视信号转换为数字数据。由于封闭字幕、扩展数据服务和StarSight都使用了相似的编码格式，所以可共享一个数据译码器，用来恢复所有三种数据类型的数据。然而，在传统电视接收机中的数据译码器与主视频源是硬件连接的，用来对属于该主视频源的字幕和XDS信息进行译码。
数据译码器和主视频源的硬件连接限制了该译码器的机动性。例如，与多图象显示中的一个辅助图象相关的辅助信息不能被译码。一个特定的例子是画中画(PIP)系统，在该系统中，与被插入主画面中的小画面(照片)相关的辅助信息不能被译码。另一个例子是画外画(POP)系统。结果，用于所述辅助图象的字幕信息得不到显示。这样，与XDS相关的诸如象根据该节目内容对所能显示的画面进行限制的特征(即V-Chip控制)，对于小画面它不能被实现。另外，由于例如象StarSight数据这样的辅助数据可出现在一个频道上，而不是通过所述主画面源被显示出来，所以辅助数据译码器与主信号源的硬件连接可能会排除在正常观看期内对StarSight数据的积累。
改善译码器机动性的一种方案是允许视频源而不是主视频与数据译码器的输入端相连，这可通过例如是增加一个选择器开关来实现。增加一个第二调谐器进一步改善了辅助数据恢复系统的机动性。举个例子，由Sharp制造的某种电视接收机例如型号为31HX1200和35HX1200的电视接收机包括两个调谐器和一个带有输入选择器开关的数据译码器。这些接收机支持显示用于任何一个主画面或小画面的字幕。
发明概述本发明在某种程度上取决于发明者对已知的用于处理电视接收机中的辅助数据的方案所存在的问题的认识，这种电视接收机能够产生诸如象画中画显示这样的多图象显示。特别是，虽然第二调谐器和在辅助数据译码器输入端的选择器开关的上述排列改善了辅助数据译码器的机动性，但仍然不可能同时看到与主画面相关的字幕以及与小画面相关的字幕。还有，也不可能同时监视主画面和小画面信号的节目内容(即V-Chip容量顾问特征)。另外，当观看具有字幕的节目或观看容量顾问特征为有效的节目时，不能积累StarSight数据。
本发明在某种程度上还取决于提供一种能解决上述问题的辅助数据译码系统。该系统包括一对辅助数据译码器(主要的和从属的数据译码器)，用于从多个载有辅助数据的电视信号中同时提取辅助数据。第二数据译码器能有选择地从一个或多个辅助数据间隔中提取数据，这种辅助数据间隔例如可以是一个电视信号内一个垂直消隐期内的多个行间隔。第一和第二辅助数据被加到象电视系统的主微处理器这样的一个控制处理器上。通过一个辅助数据缓冲器以及一个串行数据总线(例如一个传统的I2C总线)，将第二辅助数据加到该控制处理器上。可由一个诸如象第二调谐器或一个外部信号源(例如录象机、视盘播放器以及类似装置)这样的第二电视信号源来提供能从中提取出第二辅助数据的电视信号。


通过参照附图，将使以下所说明的系统能得到更好的理解，其中图1描绘了包含本发明的一个电视信号接收机的方框图；图2描绘了一个第二辅助数据译码器第一部分的一个实施例的方框图，该辅助数据译码器包含了一个依本文中所说明的特征进行排列的数据限幅器；以及图3描绘了一个辅助数据译码器第二部分的一个实施例的方框图，它包含了一个辅助数据缓冲器，用于将来自图2中所示的数据限幅器的数据耦合到一个串行总线。
为便于理解，对所有附图使用同样的标号，使用相同的标号的代表同样的元件。
详细说明图1中所示的电视接收机具有第一输入端100和第二输入端102，第一输入端用于在射频段接收电视信号RF_IN，第二输入端用于接收基带电视信号VIDEO IN。信号RF_IN可由诸如是天线或电缆系统等源来提供，而信号VIDEO_IN例如可由一个录象机(VCR)来提供。调谐器105和中频(IF)处理器130以常规方式工作，以调谐并解调一个包含在信号RF_IN内特定的电视信号。IF处理器130产生基带视频信号VIDEO，它表示经调谐的电视信号的视频节目部分。IF处理器130还产生一个基带音频信号，该基带音频信号被加到音频处理部分(图1中未示出)，以用于进一步的音频处理。虽然图1将输入102当作一个基带信号来显示，但电视接收机也可包括一个与单元105和130相似的一个第二调谐器和IF处理器，用来从信号RF_IN或从第二RF信号源中产生出一个第二基带视频信号。
图1所示的系统还包括一个用于控制电视接收机部件的主微处理器(μP)110，这些部件例如可以是调谐器105、画中画处理单元140、视频信号处理器155以及StarSight数据处理模块160。在文本中所用的术语“微处理器”包括各种装置，但并不仅限于，它们包括微处理器、微型计算机、微型控制器以及控制器。微处理器110经由串行数据总线I2C总线来发送并接收命令及数据，从而来控制系统，其中I2C总线使用了众所周知的I2C串行数据总线协议。更特别的是，例如，可借助于红外(IR)遥控器125以及IR接收器122，使得μP110内的中央处理器单元(CPU)112能根据用户所提供的命令，执行包含在存储器内的控制程序，这种存储器例如可以是图1中所示的EEPROM127。例如，激活远程控制器125上的“上翻频道”特征，会使CPU112通过I2C总线向调谐器105随频道数据传送一条“改变频道”的命令。结果，调谐器105调谐到频道搜索清单上的下一个频道上。
CPU112通过μP110内的总线119控制包含在μP110中的功能。特别是，CPU112控制主辅助数据处理器115和屏幕显示(OSD)处理器117。辅助数据处理器115从电视信号中提取象封闭字幕数据、StarSight数据和XDS数据这样的包含有V-chip数据的辅助数据。OSD处理器117以常规方式工作，以产生R、G和B视频信号OSD_RGB，当这些信号被加到显示器设备上时，将会产生诸如是图象和/或文本等代表了屏幕显示信息的显示图象。OSD处理器117还会产生试图控制快速开关的控制信号FSW，这种快速开关是用来在将要显示屏幕显示的时刻，将信号OSD_RGB插入系统的视频输出信号中。例如，当一个用户启动闭合字幕时，例如是通过在遥控器125上启动一个特定开关，CPU112允许处理器115和117工作，这样处理器115就从视频信号PIPV的行21间隔中提取闭合字幕数据。处理器117产生了代表该闭合字幕数据的信号OSD_RGB。处理器117还产生了表明何时显示该字幕的信号FSW。
CPU112还控制辅助数据译码器115，以提取StarSight数据。一般只能在一个特定电视频道接收StarSight数据，并且必须将电视接收机调谐到该频道，以提取StarSight数据。为防止对StarSight数据的提取会妨碍电视接收机的正常使用，CPU112只在通常不使用电视接收机的时间段(例如早上200)，才能通过调谐到一个特定频道而启动对StarSight数据的提取。在那一时刻，CPU112对译码器115进行设定，以便能从例如为行16的用于StarSight数据的水平行间隔中提取出辅助数据。CPU112控制所提取出的StarSight数据的传送，使该数据从译码器115经由I2C总线传送到StarSight模块160。该模块内部的处理器将该模块内部存储器内的数据重新排列并对其进行存储。为响应被激活的StarSight节目指南显示(例如一个用户启动遥控器125上的一个特定键)，CPU112将被重新排列的StarSight节目指南数据从StarSight模块160经由I2C总线传送到OSD处理器117，该OSD处理器117产生了生成StarSight节目指南显示所需的图象和文本信号。
当V-chip数据处理是可行的时，例如由用户借助遥控器125选择了一个特定的等级限度时，CPU112对辅助数据处理器115进行设定，用来提取XDS数据，特别是V-chip数据。CPU112连续地监视所接收到的V-chip数据，以确定包含在电视信号中的电视节目的内容(例如等级、节目题目、节目种类等)。作为一个特定的例子，CPU112监视所接收到的V-chip数据，并将所接收到的节目信息与用户所选定的等级限度相比。如果特定的节目或场景的等级是不能接受的，则CPU112通过I2C总线向PIP单元140，特别是PIP处理器144，传送一个控制信号，PIP处理器144将如美国专利申请序列号No.08/769,333所述来修改所显示的图象，该申请的题目为“VIDEO SIGNALPROCESSING SYSTEM PROVIDING INDEPENDENT IMAGE MODIFICATION INA MULTI IMAGE DISPLAY”，它是以Mark F.Rumreich的名义与本发明在同一天申请的，并被共同转让，在此引作参考。与V-chip相关的图象修改可包括在所接收的等级数据表明所接收的节目(或场景)是一个可接受的等级之前，一直消隐该图象。除了图象消隐外，CPU112可以使OSD处理器117产生信号OSD_RGB，该信号代表了将要显示在空白屏幕上的文本消息，这些消息例如可表明图象被修改的原因以及预期的持续时间。
视频信号处理器(VSP)155执行常规的视频信号处理功能，例如是亮度和色度处理。由VSP155产生的输出信号适合于加到例如是显象管或LCD设备等(在图1中未示出)用于产生所显示图象的显示器设备上。VSP155还包括一个快速开关，用于在要将图象和/或文本包括进所显示图象中的时刻，将OSD处理器117所产生的信号加到输出视频信号的通路上。所述快速开关是受控制信号FSW控制的，该信号是在将要显示文本和/或图象的时刻，由主处理器110内的OSD处理器117产生的。
用于VSP155的输入信号是由画中画(PIP)单元140输出的信号PIPV。当用户启动PIP模式时，信号PIPV表示其中插入了小画面(小图象)的一个大画面(大图象)。当PIP模式为待用状态时，信号PIPV仅仅表示大图象，即在信号PIPV中不包含小图象信号。PIP单元140的上述操作是由包含了视频开关142、I2C接口141、PIP处理器144和RAM145的PIP单元140的特性提供的。开关142在用户控制下操作的，用于决定将两个输入视频信号VIDEO和VIDEO IN加到PIP单元140内的大和小图象信号LPIXV和SPIXV上。一般来说，开关142将信号VIDEO加到信号LPIXV上，而将信号VIDEO IN加到信号SPIXV上，但开关142可交换连接关系，或将一个输入信号同时加到大和小画面图象信号行。I2C接口141在I2C总线和PIP单元140内的子程序之间提供了一个双向控制以及数据接口。这样，主μP110可通过I2C总线来控制开关142和PIP处理器144的操作。
当PIP处理被启动后，PIP处理器144以常规方式实现PIP功能。简而言之，经由包含在PIP处理器144中的模拟-数字转换器(ADC)，PIP处理器144将信号SPIXV转换为数字数据。该数字数据被二次采样，以减小数据量，以及减小所显示的小画面图象的容量。在出现小画面显示间隔之前，经二次采样的数据一直被存储在RAM145中，在小画面显示间隔期间，所存储的小画面数据被从RAM145中读出，并被包含在PIP处理器144内的数字-模拟转换器(DAC)转换为一个模拟小画面信号。包含在PIP处理器144内的开关包括在小画面显示期间信号PIPV内的模拟小画面信号。
上述的如图1所示的系统特征的一个典型实施例可进一步包括一个由SGS-Thomson Microelectronics生产的用来提供有关μP 110特征的ST9296微处理器；包括由Mitsubishi生产的用来提供有关PIP处理器140的所述基本PIP功能的一个M65616画中画处理器；包括由Sanyo生产的用来提供VSP155的功能的一个LA7612视频信号处理器。依据本发明的几个方面，在图1中的PIP单元140还包括第二辅助数据处理器(或译码器)143。正如以下所作的详细解释，译码器143对包含在象信号SPIXV这样的小图象信号内的辅助数据进行译码。从信号SPIXV中译码出的数据例如V-chip、闭合字幕或StarSight数据等被缓存，并经过I2C总线被传送到μP110，用于在CPU112控制下的后续处理。除了处理器143的如下所述有关对辅助数据的提取和缓冲的特征之外，译码器143还提供了便于显示有关小画面信号即PIP字幕的闭合字幕数据的特性。在以下美国专利申请中，对图1所示的特别是与PIP字幕相关的系统特征进行了详细说明，该申请的美国申请序列号为No.08/770,770，题目为“METHOD ANDAPPARATUS FOR POSITIONING AUXILIARY INFORMATION PROXIMATE ANAUXILIARY IMAGE IN A MULTI-IMAGE DISPLAY”，序列号No.08/769,331，题目为“METHOD AND APPARATUS FOR PROVIDING AMODULATED SCROLL RATE FOR TEXT DISPLAY”，及序列号No.08/769,332，题目为“METHOD AND APPARATUS FOR REFORMATTINGAUXILIARY INFORMATION INCLUDED IN A TELEVISION SIGNAL”，所有这些申请都是以Mark F.Rumreich等人的名义申请的，并与本发明具有同一申请日期，并被共同转让，在此引作参考。
图2描述了包括在图1的第二辅助数据处理器143中的数据限幅器的方框图。该数据限幅器包括一个比较器200、一个串-并转换器202、一个起始检测器204、一个子时钟发生器206、并行数据缓冲器258以及缓冲器定时发生器237。数据限幅器将信号CLAMPED-LUMA转换为一个8位字序列，该序列代表由视频信号所载的辅助数据。信号CLAMPED-LUMA是一个亮度信号(Y)，它是从象图2中信号VIDEO IN这样的一个第二复合视频信号中分离出来的。PIP单元140使用常规的梳状滤波(图1中未示出)，将亮度分量从第二复合视频信号中分离出来。
数据限幅器从NTSC电视信号的预定行的VBI内的辅助数据信号中每场提取两个(一字节)字符，其中，这些特定行例如可以是每一行都包括一个辅助字符对。这些字符包括闭合字幕信息的CHAR-1和CHAR-2字，或扩展数据服务信息的XDS-CHAR1及XDS-CHAR2字。如美国专利申请序列号No.08/770,770中所述，CHAR1和CHAR2字被译码并被转换为一种PIP字幕显示，该美国专利申请的题目为“METHOD ANDAPPARATUS FOR POSITIONING AUXILIARY INFORMATION PORXIMATE ANAUXILIARY INAGE IN A MULTI-IMAGE DISPLAY”。XDS CHAR1和XDS_CHAR2字被提供给图3所示的数据缓冲器，以下将对其进行详细说明。正如有关图3所作的说明，数据缓冲器暂时存储提取出的数据，直到该数据可以经由I2C总线被传送给主处理器110，以用于象监视有关PIP的V-chip数据这样的进一步的处理。在所选用于恢复XDS数据(在行7到22之间是软件可选)的电视信号的每行期间，图2中的XDS_LINE信号为高。
在图2中，比较器200将视频信号(CLAMPED-LUMA)与基准电平例如25IRE相比，以便将载有辅助数据的视频信号转换为一个表示为串行数据流的二进制信号SLICED-DATA。信号SLICED_DATA被加到串-并转换器202，用于将串行数据流转换为并行二进制字。通过起始检测器204和子时钟发生器206，信号SLICED DATA也与系统定时同步。
在试图产生包含在编码信号内的起始脉冲期间，起始检测器204建立了一个窗间隔。在窗间隔期间产生的起始脉冲被用来复位串-并转换处理，并被用来复位子时钟发生器206。特别是，起始检测器包括一个计数器208、一个滚动抑制(wrap inhibit)电路210、一个与门212、一个第一计算比较器214、一个第二计算比较器216、一个正边缘检测器218和一个与门220。计数器208依据子时钟发生器206所产生的一个时钟信号(ALMOST_CLOCK DIV_8)，以1.875MHz的正常速率加计数。计数器复位信号(H_CNTR_RESET)在每个水平行将计数器复位。滚动抑制电路210和与门212的一个反向输入端相连，以确保计数器不会翻转或滚动。
计数器208的输出与计数比较器214以及计数比较器216的输入端相连。计数比较器216将该计数器的输出与一个计数值相比，在这种情况下，在比较器的输出根据计数器所达到的值41而转变的时刻，这一计数值为41。由此，这产生了一个预起始信号，它表明将要产生用于接收辅助数据的时机窗。这一预起始信号还构成了XDS数据无效信号(XDS_INVALID)，如果接收了一个无效数据起始信号，则XDS数据无效信号会被复位。如果没有接收到数据起始信号，则预起始信号保持为高，以表明由限幅器产生的用于这一场的数据是不准确的。
比较器214将计数器的输出与门限值42和46相比。这种比较产生了一个时机窗(所谓的启动门)，用于水平行内所产生的数据起始信号。该窗和与门220的一个输入端相连。信号SLICED DATA被加到正沿检测器218，当其中检测到一个正沿时，检测器的输出变为高。与门220的输出为START信号。该START信号只有当正边缘检测器在由比较器214产生启动门期间进行转换时，才为高电平，举例来说，只有在行7到22的VBI期间才能产生一个无效起始信号。
与门220的输出被加到计数器222的复位(RESET)端，被加到计数器224的预置(PRESET)端以及被加到与门226的一个输入端。XDS_LINE信号被加到与门226的第二输入端，以至该门的输出在STRAT信号变高，而XDS_LINE信号也为高时转变。XDS_LINE信号确定了假定包含了有效XDS数据的每一行，例如该信号在行21的VBI期间也有可能是在行7到22的VBI期间内为高。因此，SR触发器228的R(复位)端变为高，并将该触发器复位。这使得当在合适的行号内或在合适的行号范围内产生一个起始脉冲时，能将XDS_INVALID信号复位。
子时钟发生器206包括计数器224、计数比较器226、228和232以及截断电路230。该子时钟发生器除了用于产生被加到起始检测器204上的子时钟信号(ALMOST_CLOCK_DIV_8)之外，还用来产生限幅器采样时钟信号，该信号为经过串-并转换器的数据字提供时钟。经过串-并转换器的8位字的串行数据，在每个限幅器采样时钟脉冲到来时被移动一位。
特别是，当START信号产生时，用值14来预置计数器224。此后，计数器以大约14.318MHz的正常速率递增。当计数器224达到达值27时，比较器228允许时钟脉冲通过或门234的一个输入端。当计数器到达值56时，比较器226的输出转变，并将该计数器复位为零，以等待下一个START脉冲。由此，正如由比较器228和226所确定的，时钟信号大约存在28.5个主时钟周期。时钟信号的平均周期为1995 ns(例如28.5个周期的70ns的主时钟)。在这一期间内的采样时钟脉冲有一个主时钟周期(例如70ns)宽，并且是在每个数据位的中央同步发生的。
另外，计数器224的输出还被加到截断电路230的输入端，截断电路230从计数值中截去三个最高位(MSB)，并使用计数比较器232将被截断后的值与计数门限值7相比。因此，计数器值被除以8，例如计数器224每计数8次就产生一个脉冲。这一信号(ALMOST_CLOCK_DIV_8)被加到起始检测器204内的与门212的一个输入端。这样，计数器208以大约1.875MHz的速率计数，例如计数器224的时钟速率被除以8。
在将限幅器采样时钟信号加到与门236的一个输入端的同时，还将其加到串-并转换器202的移动端。来自转换器202的并行数据被传到并行数据缓冲器258。该缓冲器包括四个临时存储并行辅助数据的D触发器254、256、246和248。该缓冲器定时发生器237控制何时从并行缓冲器258输出该并行数据。
缓冲器定时发生器237包括一个计数器222、与门236、242、244和252、计数比较器240和一个滚动抑制电路238。这一发生器产生一个脉冲，该脉冲是在转换器202的数据为有效后，为来自缓冲器258的数据提供的时钟。计数器222被START信号复位，之后，计数器222随允许其工作的每一个SLICER_SAMPLE_CLOCK脉冲而加计数。另外，计数器222的输出被加到计数比较器240，该计数比较器将计数器的计数值与值17相比。这样，当计数器值等于17时，该比较器发生改变。比较器240的输出被加到与门242的一个输入端。与门242的第二输入端与SLICER_SAMPLE_CLOCK信号相连。与门242的输出与与门244的一个输入端相连。与门244的第二输入端与XDS_LINE信号相连。与门244确认所述数据是XDS数据，例如是来自带有行的XDS数据。门244的输出与触发器246和248的使能端相连。来自串-并转换器202的并行数据被加到8位宽触发器246和248的D输入端。这样，一旦门244的输出改变，XDS数据在时钟的激励下，通过触发器进入数据缓冲器130。
此外，译码上限信号被加到异或门250的第一输入端，异或门250的第二输入端与一个CAPTION_USE_FLD2信号相连。这些信号确定哪一个场(例如场1或场2)载有闭合字幕数据。异或门250的输出被加到与门252。与门252的第二输入端与LINE21信号相连，门252的第三输入端和门242的输出相连。结果，当来自行21的闭合字幕数据已经改变后，并准备从触发器254和256将其输出时，门252的输出转变。由此，门252的输出与D触发器254和256的使能端口相连。随着来自串-并转换器202的8位宽并行数据的输入，D触发器就具有这8位宽并行数据。因此，串-并转换器将来自比较器200的分片的串行数据转换为并行字，且这些字随时钟在适当的时刻进入8位宽D触发器。对于闭合字幕字符1和2，在载有闭合字幕数据的场期间，在行21处D触发器能够工作。对于由XDS_CHAR1和XDS_CHAR2信号所携带的辅助数据，在由XDS_LINE信号所确定的预置行号和行数期间，这些并行数据可随时钟进入D触发器。
数据限幅器还提供丢失了起始脉冲的指示符(它会暗示数据限幅器的输出中的无效数据)。XDS_INVALID是在紧挨用于每个场起始脉冲的时机窗之前的瞬间设置的。如果在为XDS数据译码所选择的行内检测到一个有效的起始脉冲，则XDS_INVALID会被门226和触发器228很快地清除掉。
图3所示的数据缓冲器单元包括20个相邻的I2C总线寄存器。头两个寄存器334和350包括状态信息，接下来的六个3261到3266包括有效性数据，剩余的12个寄存器3141到3146以及3201到3206包括来自数据限幅器的分片的数据。数据缓冲器单元包括五个单独的电路。特别是，存在三个数据缓冲器300、302和304、一个数据基准电路306和一个控制电路308。该数据缓冲器用作先进先出存储器单元，并且包括一个XDS_CHAR1缓冲器300、一个XDS_CHAR2缓冲器302以及一个XDS_INVALID缓冲器304。XDS_CHAR1缓冲器包括6个串联连接的8位宽D触发器3101到3106。另外，XDS_CHAR1缓冲器300包括多个输出缓冲器，它们是8位宽D触发器3121到3126，以及6个串联的总线寄存器3141到3146。这些D触发器的输出都有其相应的D输入端，这些D输入端与D触发器3101到3106的相应输出端相连。因此，在缓冲器溢出之前，该缓冲器能保留6个字符，即缓冲器有6个字的深度。缓冲器的操作与电视接收机的中央处理单元是异步的，所以CPU在间歇期间，会通过一个串行总线(例如I2C总线)查询缓冲器内的寄存器。这样，在等待CPU通过I2C总线查询寄存器期间，缓冲器必须存储多个XDS数据字符。
若干I2C寄存器被用来存储将要传送到I2C总线上的信息。一旦包含XDS数据信息的一个场内的每一行一出现，信号SHIFT_DATA就能使8位宽D触发器3101到3106在整个存储器中将这8位数据向右移动。所以，在缓冲器被添满并溢出之前，可以产生6个带有XDS数据的场。当然，这里是假定在每一场中仅有一行载有XDS数据。如果在一场中有多于一行的行载有XDS数据，则缓冲器存储少于能值6场的数据。如果XDS数据在每一场只能有效一次，一个SHIFT_DATA信号在每一场只出现一次，这样，该数据每1/60秒被移动一次。注意，XDS数据一般仅存在于场2(例如每隔一场)中；这样，每隔一个寄存器中的XDS数据可能是无效的，并且由此不能被微处理器所使用。所以，CPU至少每1/10秒必须从缓冲器中读取数据，否则，一些数据会丢失。CPU允许READ_DATA信号能让触发器3121到3126工作，以便使来自D触发器输入端的数据按时钟节拍进入与每个D触发器相连的I2C总线寄存器。这些寄存器是号码3141到3146。这样，CPU在稍后一个时间从总线寄存器中读出该数据。
以相似的方式，XDS_CHAR2被缓存在具有D触发器3161到3166的缓冲器302中，这些D触发器是作为先进先出存储器。另外，输出D触发器是3181到3186，它们会在适当时刻，向缓冲器触发器3161到3166、I2C总线寄存器3201到3206内的数据提供时钟，使其同步。
另外，XDS_INVALID信号被加到缓冲器304上，该XDS_INVALID信号表明起始信号不是在应该载有XDS数据的一个行期间内的一个恰当的时刻接收的。这一缓冲器与XDS_CHAR缓冲器具有相似的结构，相似之处在于它也以先进先出存储器单元的方式工作。因此，XDS_INVALID缓冲器304包括若干串联连接的D触发器3221到3226，它们钟控以先进先出方式通过该缓冲器的数据。另外，在适当的时刻，XDS_INVALID信号会在时钟控制下，经由输出D触发器3241至3246而进入输出寄存器3261至3266，其中上述这些输出D触发器与触发器3221至3226中的每一个分别相连。
在V-Chip功能性标准下，确定节目等级或内容的数据总是位于一帧的场2中，即一帧包括场1和场2。但是，由于该数据是以异步方式随时钟周期进入缓冲器的，所以并没有清楚地指出来自场2的数据。需要一个场2数据，以供参考。电路306提供了这样一个基准。DECODE_UPPER信号是较高场或场2信息的一个指示符。因此，当大约要接收到场2时，DECODE_UPPER信号转变为高。该信号被一个反相器328反向。反向信号值被加到D触发器330的一个输入端。用SHIFT_DATA信号来控制D触发器的使能，这样，D触发器的输出在钟控之下穿过该触发器。尤其是，当SHIFT_DATA信号发生时，D触发器330的输出被加到D触发器332的D输入端。这一D触发器是由READ_DATA信号来控制其使能的，并且D触发器332在使能之后，将其输入加到串行总线寄存器334上。该寄存器值表示来自场1且存储在缓冲器中的6对XDS数据值中的第一XDS数据值对。
控制电路308产生READ_DATA和SHIFT_DATA信号。该READ_DATA是响应电视接收机内的CPU所产生的使能信号而产生出来的，而XDS_LINE信号被用来形成SHIFT_DATA信号。XDS_LINE信号被加到负边缘检测器336，该负边缘检测器在XDS_LINE信号的负沿，例如发生了载有XDS数据的行之后，转变其输出。这一信号变为SHIFT_DATA信号，这样，在带载行的XDS数据末尾，XDS数据被移动而穿过缓冲器。
当从缓冲器中读取数据时，主μP110产生所需的数据读信号，通过I2C总线可将该数据读信号传送到处理器140。处理器140响应该数据读信号，而产生信号I2C_RD_WRN和I2C_ENABLES_(32)，它们被加到与门338相应的输入端上。该与门输出的是一个READ_DATA信号。这样，不管数据是否需要被锁存到串行总线寄存器中，CPU都可以发送一个使能信号。READ_DATA信号除了被加到与门342的一个输入端之外，还被加到计数器340的RESET端。与门342的第二输入端加有SHIFT_DATA信号。与门342的输出被加到计数器340的被预置为1的输入端口上。SHIFT_DATA信号还被加到与门344的一个输入端，进入与门344的反向输入是由能防止计数器翻转的滚动抑制电路346提供的。该计数器的输出构成了对D触发器348的一个输入，该D触发器348随READ_DATA信号的每一次出现，而使其内部数据顺次穿过该触发器。这样，计数器值被存储在串行总线的一个XDS数据计数寄存器350(XDS_DATA_COUNT(210))中。这一寄存器包括一个计数值，该值说明从CPU最后一次读取串行总线寄存器以来，已发生了多少次数据移位。由于CPU异步读取数据，可能会发生这样一种情况，即剩余在缓冲器内的一些数据已被CPU预先读取。该计数值会指出已发生了多少次移位，这样，CPU可忽略已被预先读取的数据。
XDS_PAIR1寄存器总是包含最新数据，而XDS_PAIR6寄存器总是包含最旧的数据。举例来说，当XDS_DATA_COUNT为4时，XDS_PAIR1到XDS_PAIR4是必须被读取的，而XDS_PAIR5到XDS_PAIR6要被忽略。为防止溢出，启动读的间隔一般小于100.09毫秒(3帧)。
通过使用这一辅助数据流，有可能同时监视用于主和PIP信号的V-Chip等级和节目内容信息。因此，对于系统来说，有可能依据节目内容信息而独立地修改一幅画面，例如可以在小画面连续显示电视节目的同时不显示大画面。这一独立的画面修改性能已在上述美国专利申请中进行了详细的说明，该美国专利申请的序列号为08/769,333，各称为“VIDEO SINGAL PROCESSING SYSTEM PROVIDING INDEPENDENTIMAGE MODIFICATION IN A MULTI_IMAGE DISPLAY”。
辅助数据流还使得在PIP操作失效时能积累StarSight节目指南信息，而不会与用于主画面的字幕、内容查询、静音字幕等冲突。辅助信号源可以是用于同时使用V-Chip信息的一个第二调谐器或一个外部信号。为在对基于天线的信号进行正常收看时能积累StarSight节目指南信息，需要一个第二调谐器。这样，第二调谐器提供XDS数据，以产生节目指南，而主调谐器被用来观看当前节目。因此，StarSight节目指南是在没有干扰主画面观看的背景下产生的。
虽然构成示范了本发明的各种实施例已在本文中得到了图示并得到了详细说明，但本领域技术人员能很容易地设计出许多发生了其它变换并且未脱离这些示范内容的实施例。尤其是，除了本文所说明的画中画视频系统外，本发明还可应用于其它多图象视频信号处理系统，例如画外画(POP)系统。
权利要求
1.电视装置，包括第一译码器(115)，用于对包含在第一电视信号中的第一辅助信息译码，以确定包含在该第一电视信号中的电视节目的内容；以及第二译码器(143)，用于对包含在第二电视信号内的第二辅助信息译码，以确定包含在该第二电视信号中的电视节目的内容。
2.如权利要求1的电视接收机，进一步包括响应于所述第一和第二电视信号的装置(155)，用于产生代表一个视频图象的输出信号，所述视频图象具有代表了包含在所述第一电视信号内的视频信息的第一图象域，所述视频图象还具有代表了包含在所述第二电视信号内的视频信息的一个第二图象域。
3.如权利要求2的电视接收机，进一步包括一个用来控制所述电视接收机的功能的控制器(112)，以及一个依据I2C总线协议在所述控制器与用于产生所述输出信号的所述装置之间串行地传递数据的串行数据总线；其中所述第二译码器产生代表所述第二辅助信息的二进制数据；用于产生所述输出信号的所述装置包括用来存储所述二进制数据的一个缓冲器；所述数据是经由所述串行数据总线被从所述缓冲器传送到所述控制器的。
4.电视装置，包括响应所述第一和第二电视信号的装置(155)，用于产生代表了一幅视频图象的一个输出信号，该视频图象具有代表了包含在所述第一电视信号内的视频信息的第一图象域，还具有代表了包含在所述第二电视信号内的视频信息的第二图象域；第一译码器(115)，用于对包含在所述第一电视信号内的第一辅助信息进行译码；以及第二译码器(143)，用于对包含在所述第二电视信号内的第二辅助信息进行译码。
5.如权利要求4的所述电视装置，其特征在于所述第一辅助信息包括代表包含在所述第一电视信号内的一个音频节目的闭合字幕数据，所述第二辅助信息包括用于识别包含在所述第二电视信号内的一个电视节目类别的扩展数据服务(XDS)数据。
6.如权利要求4的所述电视装置，其特征在于所述第一辅助信息包括代表包含在所述第一电视信号内的一个音频节目的第一闭合字幕数据，所述第二辅助信息包括用来代表包含在所述第二电视信号内的一个音频节目的第二闭合字幕数据。
7.如权利要求4的所述电视装置，其特征在于所述第一辅助数据包括用来识别包含在所述第一电视信号内的一个电视节目类别的第一二进制数据，所述第二辅助信息包括用来识别包含在所述第二电视信号内的电视节目类别的第二二进制数据。
8.如权利要求4的所述电视装置，进一步包括一个数据缓冲器(258)，它与所述第二译码器的一个输出端相连，用于缓冲所述第二辅助信息。
9.如权利要求8的所述电视装置，其特征在于所述数据缓冲器进一步包括一个第一字符缓冲器(254)；一个第二字符缓冲器(256)；一个字符基准电路；以及一个控制电路，它与所述第一字符缓冲器、所述第二字符缓冲器以及所述字符基准电路相连。
10.如权利要求9的所述电视装置，其特征在于所述数据缓冲器进一步包括一个无效数据缓冲器(200)，用于缓冲一个无效数据信号，该无效数据信号识别出所述第一和第二字符缓冲器内无效的第二辅助数据。
11.如权利要求10的所述电视装置，其特征在于所述第一和第二字符缓冲器以及所述无效数据缓冲器中的每一个都包括多个串行连接的被排列为一个先进先出存储器的缓冲触发器；多个输出触发器，其中每一个输出触发器的每一个输入端都与所述多个串行连接的缓冲触发器中的每个所述的缓冲触发器的相应的一个输出端相连；以及多个串行总线寄存器，它们与每个所述的输出触发器的一个输出端相连。
12.如权利要求11的所述电视装置，其特征在于所述控制电路包括一个第一控制信号发生器，用于为包含第二辅助数据的所述第二电视信号内的每一个水平行产生一个移位信号，其中所述移位信号表明每个这种水平行的结束，所述移位信号被加到所述第一字符缓冲器、所述第二字符缓冲器以及所述无效数据缓冲器；以及一个第二控制信号发生器，用于响应于一个微处理器对第二辅助数据的请求而产生一个读信号，所述读信号被加到所述第一字符缓冲器、所述第二字符缓冲器以及所述无效数据缓冲器。
13.一个电视接收机，包括一个视频信号处理器，用于处理第一和第二电视信号，以产生代表一幅视频图象的一个输出信号，所述视频图象具有代表了包含在所述第一电视信号内视频信息的一个图象域，并具有代表了包含在所述第二电视信号内视频信息的一个第二图象域；一个控制器，用于控制所述电视接收机的操作；以及一个I2C串行数据总线，用于在所述控制器和所述视频信号处理器之间传递数据；其中所述控制器包括一个第一译码器，用于对包含在第一电视信号内的第一辅助信息进行译码，以产生用来表示包含在所述第一电视信号内的电视节目之第一节目内容的第一二进制数据；所述视频信号处理器包括一个第二译码器和一个数据缓冲器，所述第二译码器用于对包含在第二电视信号内的第二辅助信息进行译码，以产生用来代表包含在所述第二电视信号内的电视节目之第二节目内容的第二二进制数据，而数据缓冲器则用于缓冲所述第二二进制数据；所述第二二进制数据是经由所述串行数据总线，从所述缓冲器传递到所述控制器的。
14.如权利要求13的所述接收机，其特征在于所述数据缓冲器进一步包括一个第一字符缓冲器；一个第二字符缓冲器；一个字符基准电路；以及一个控制电路，它与所述第一字符缓冲器、所述第二字符缓冲器已经所述字符基准电路相连。
15.如权利要求14的所述接收机，其特征在于所述数据缓冲器进一步包括一个无效数据缓冲器，用于缓冲一个无效数据信号，该无效数据信号识别出所述第一和第二字符缓冲器内无效的第二辅助数据。
16.如权利要求15的所述接收机，其特征在于所述第一和第二字符缓冲器和所述无效数据缓冲器中的每一个都包括多个串联连接的排列为先进先出存储器的缓冲触发器；多个输出触发器，其中每一个输出触发器的每一个输入端与所述多个串联连接的缓冲触发器内的每个所述缓冲触发器的相应的输出端相连；以及多个串行总线寄存器，它们与每个所述输出触发器每一个的输出端相连。
17.如权利要求16的所述接收机，其特征在于所述控制电路包括一个第一控制信号发生器，用于为包含第二辅助数据的所述第二电视信号内的每一个水平行产生一个移位信号，其中所述移位信号被加到所述第一字符缓冲器、所述第二字符缓冲器以及所述无效数据缓冲器；以及一个第二控制信号发生器，用于响应一个微处理器对第二辅助数据的请求，而产生一个读信号，所述读信号被加到所述第一字符缓冲器、所述第二字符缓冲器以及所述无效数据缓冲器。
全文摘要
包括用于从相应的第一和第二电视信号中同时提取辅助数据的第一(115)和第二(143)辅助数据译码器的电视装置。这些数据译码器能够有选择地从诸如是在一个电视信号内的垂直消隐期内的一个或多个间隔这样的一个或多个辅助数据间隔中提取数据。第一和第二辅助数据被加到诸如象所述电视系统的主微处理器这样的一个控制器(112)上。第二辅助数据通过一个辅助数据缓冲器以及一个I2C串行数据总线加到该控制器上。能从中提取出所述第二辅助数据的电视信号可由一个第二电视信号源提供,这种信号源例如可以是一个第二调谐器或一个外部信号源(例如录像机、视频盘播放器及类似装置)。
文档编号H04N7/088GK1247668SQ97181863
公开日2000年3月15日 申请日期1997年12月10日 优先权日1996年12月19日
发明者M·F·鲁姆雷希, K·W·马泽, J·W·福尔勒 申请人:汤姆森消费电子有限公司