专利名称：数据限幅电路的制作方法
技术领域：
本发明涉及一种视频信号处理装置，特别是，涉及一种数据限幅电路，用以将载于视频信号上的数据进行分离(限幅)。
通常，广播站可将广播信号与在垂直消隐期间载于视频信号上的数据一起进行传输，其数据可用于广播节目业务(如，KBPS(韩国广播节目业务))，字幕业务，电文业务，和扩充数据业务(EDS)。
接收到广播信号，电视接收机可分离在垂直消隐期间视频信号上所载有的数据，并且可按照该数据来显示信息，以提供上述各种业务。电视接收机包括数据限幅电路，用于把在垂直消隐期间电视信号上携带的数据分离。
参见
图1，其示出了常用数据限幅电路，视频信号输入可共同提供给顶峰值检波器10、底峰值检波器12、复合同步信号分离电路16、和比较电路20的非反向输入端(+)。顶峰值检波器10可检测视频信号的顶峰值，并且产生顶峰值检测信号。底峰值检波器12可检测视频信号的底峰值并且产生底峰值检测信号。顶峰值检测信号通过电阻R1到达取样/保持电路14的输入结点P。同样地，底峰值检测信号通过电阻R2到达取样/保持电路14的输入结点P。电阻R1和R2具有相同的阻值。因此，取样/保持电路14的输入结点P具有顶峰值检测信号与底峰值检测信号之间的中间信号。该中间信号(下称为“取样/保持信号”)可应用于取样/保持电路14。
复合同步信号分离电路16可从输入视频信号中将复合同步信号分离。复合同步信号可提供给CRI(时钟脉冲输入)窗口电路18。CRI窗口电路18可产生对取样/保持电路14的控制信号，其中例如，控制信号在复合同步信号的CRI期间处于高电平状态，而在其它期间处于低电平状态。例如，如果控制信号处于高电平状态的话，取样/保持电路14执行取样操作。然而，相应于低电平状态的控制信号，取样/保持电路14执行保持操作。
取样/保持电路14可根据高电平状态的控制信号抽样取样/保持信号的输入，并且根据低电平状态保持抽样的取样/保持信号。取样/保持电路14的输出信号可作为参考信号。
参考信号可提供给比较电路20的反向输入端(-)。比较电路20在视频信号输入高于参考信号时产生高电平状态的输出信号，并且在视频信号输入低于参考信号时产生低电平状态的输出信号。在这里，比较电路20的输出信号可作为用于上述各种业务的数据。
在操作中，图2所示的视频信号可提供给数据限幅电路。顶峰值检波器10可检测视频信号的顶峰值，并且产生图2所示的顶峰值检测信号。底峰值检波器12可检测视频信号的底峰值，并且产生图2所示的底峰值检测信号。顶峰值检测信号和底峰值检测信号可分别通过电阻R1和R2提供给输入结点P，产生取样/保持信号。如图2所示，取样/保持信号处于顶峰值检测信号和底峰值检测信号之间的中间电平。取样/保持信号可提供给取样/保持电路14。
视频信号的第N个复合同步信号可通过复合同步信号分离电路16由视频信号中分离，并且可提供给CRI窗口电路18。CRI窗口电路18可产生高电平状态的控制信号，用以使取样/保持电路14只根据第N个复合同步信号在CRI区间执行取样操作。在接收到高电平状态控制信号的情况时，取样/保持电路14可抽样取样/保持输入信号。
当CRI区间结束时，控制信号变为低电平状态，与此对应地，取样/保持电路14保持所抽样的取样/保持信号。因此，取样/保持电路14可在控制信号变为低电平状态的时间点上产生参考信号。参考电压可提供给比较电路20的反向输入端(-)。
比较电路20在视频信号高于参考电压时可产生高电平状态的输出信号。比较电路20的输出数据可在数据区间上与载于视频数据上的数据相同。
相对于视频信号，在垂直同步信号以后可产生实际视频信号。然而，取样/保持电路14的保持区间一直持续到产生实际视频信号。因此，比较电路20可产生相对于实际视频信号的数据。
然而，由实际视频信号所产生的数据不是由用于上述业务的传输用户(广播站)所传输的数据。因此，由实际视频信号所产生的数据会产生噪声。
如上所述，常用数据限幅电路相对于甚至视频信号数据区间以外区间上的视频信号执行数据限幅操作。因此，数据限幅电路可限制甚至是实际视频信号，由此产生噪声。
因此，本发明的目的是提供一种数据限幅电路，用以只在视频信号的数据区间上执行数据限幅操作。
为了实现上述目的，提供一种数据限幅电路，其包括顶峰值检波器，用以检测输入视频信号的顶峰值，以便产生顶峰值检测信号，和底峰值检波器，用以检测视频信号的底峰值，以便产生底峰值检测信号。复合同步信号分离电路可将复合同步信号与视频信号进行分离，并且时钟脉冲输入窗口电路可产生第一控制信号用于时钟脉冲输入区间。取样/保持电路可根据第一状态的第一控制信号抽样顶峰值检测信号与底峰值检测信号之间的中间值，并且保持所抽样的中间值，以便产生相应于第二状态的第一控制信号的参考电压。接收复合同步信号的第二控制信号发生器可在载有数据的行上产生第二控制信号，和比较电路可根据第二控制信号将视频信号与参考信号进行比较。因此，数据限幅电路只在载有数据的行上执行数据限幅操作。
在这里，第一控制信号处于第一状态下，同时复合同步信号处于时钟脉冲输入区间上，并且第一控制信号处于第二状态，同时复合同步信号处于时钟脉冲输入区间以外的区间上。
下面将通过参照附图对本发明优选实施例的详细描述使本发明的上述目的和优点更加清楚。
附图简要说明图1是按照现有技术的数据限幅电路的方框图；图2是表示图1数据限幅电路每个部分上的波形的示意图；图3是按照本发明优选实施例的数据限幅电路的方框图；图4是图3比较电路(26)的详细电路图；图5是表示图3数据限幅电路每个部分上的波形示意图；和图6是图3行计数器电路(24)的详细电路图。
优选实施例的详细描述。
下面将参照附图对本发明的优选实施例进行详细的描述，其中相同参考标号表示附图中的相同元件，以便于理解。特定实施例将只是作为范例进行说明，并且对其的详细描述只是为了使本发明的主题清楚，本发明也可通过本技术领域的普通专业人员在无细节的情况下由本发明的描述来实施。另外，在这里省略了对公知功能和结构的不必要细节的描述。
图3示出了按照本发明优选实施例的数据限幅电路，其中视频信号输入可共同提供给顶峰值检波器10、底峰值检波器12、复合同步信号分离电路16，和比较电路26的非反向输入端(+)。顶峰值检波器10和底峰值检波器12可检测视频信号的顶和底峰值，以便以与上述所述相同的形式分别产生顶和底峰值检测信号。
电阻R1和R2可以与上述所述相同的方式产生在顶峰值检测信号与底峰值检测信号之间的中间值。该中间值可作为取样/保持信号，而提供给取样/保持电路14。
进一步地，复合同步信号分离电路16可按如上所述将复合同步信号与视频信号分离。复合同步信号可提供给CRI窗口电路18。该CRI窗口电路18可产生第一控制信号其在CRI区间上处于高电平状态并在CRI区间以外的区间上处于低电平状态。第一控制信号可提供给取样/保持电路14。取样/保持电路14可根据高电平状态的第一控制信号抽样取样/保持信号，并且根据低电平状态的第一控制信号保持取样的取样/保持信号，由此为比较电路26的反向输入端(-)产生稳定的参考信号。
另外，由复合同步信号分离电路16所输出的复合同步信号可共同地提供给垂直同步信号分离电路22和行计数器电路24。垂直同步信号分离电路22可将垂直同步信号与复合同步信号进行分离，并且其可由低通滤波器组成。
垂直同步信号可提供给行计数器电路24。行计数器电路24可接收复合同步信号和垂直同步信号，用以对在垂直同步信号以后所产生的复合同步信号进行计数。行计数器电路24可产生低电平状态的输出信号，每次在计数值达到预置数值的时间点开始产生下一复合同步信号。在这里，同步信号与下一同步信号之间的区间被称为行。也就是说，行计数器电路24可产生第二控制信号，其在垂直同步信号以后的预置行上处于低电平状态，并且在预置行以外的区间上处于高电平状态。
在预置行是第19行(10011)的情况下，行计数器电路24可按照图6中所示来构成。参见图6，计数器电路24是由计数器CNT和解码器DEC组成。计数器CNT包括第一至第五D触发器D1-D5，其各复位端/R与垂直同步信号相连。由此，每次接收垂直同步信号时，第一至第五D触发器D1-D5可被复位。
另外，复合同步信号可提供给第一D触发器D1的时钟端。第二至第五D触发器D2-D5的时钟端可分别连接于前一触发器的输出端Q上。第一至第五D触发器D1-D5的输入端可连接于其输出端/Q，并且计数器CNT可通过第一至第五D触发器D1-D5的输出端/Q而输出计数值。
由于行被预置到第19行，所以计数值为“10011”。因此，当计数器CNT已经数到第19行时，第一D触发器D1在其输出端/Q上可输出“1”，第二D触发器D2可在其输出端/Q上输出“1”，第三D触发器D3可在其输出端/Q上输出“0”，第四D触发器D4可在其输出端/Q上输出“0”，和第五D触发器D5可在其输出端/Q上输出“1”。
触码器DEC是由“与”门AND，第一和第二“或”门OR1和OR2，和倒相器INV组成。解码器DEC只有当计数器CNT输出“11001”计数值时，才产生低电平状态的输出信号。
“与”门输入在第一、第二和第五D触发器D1，D2，和D5的输出端/Q上的输出信号，并且只有在这三个输出信号都处于高电平状态时才产生高电平状态的输出信号。第一“或”门OR1输入在第三和第四D触发器D3和D4输出端/Q上的输出信号，并且只有在这两个输出信号均处于低电平状态下时才产生低电平状态的输出信号。
“与”门的输出信号可通过倒相器INV进行倒相，并且可提供给第二“或”门OR2的输入端。第一“或”门OR1的输出信号可提供给第二“或”门OR2的另一输入端。第二“或”门OR2只有当倒相器INV和第一“或”门OR1的输出信号均处于低电平状态下时才产生低电平状态的输出信号。
也就是说，第二“或”门OR2在通过垂直同步信号产生时对复合同步信号进行计数所获得的计数值与预置行数相同时，产生低电平状态的输出信号。低电平状态的输出信号一直保持到产生下一个复合同步信号。
行计数器24的输出信号可提供给比较电路26作为第二控制信号。使比较电路26相应于高电平状态的第二控制信号启动。比较电路26输入在非反向输入端(+)上的视频信号，并在反向输入端(-)上输入参考电压，并且在视频信号高于参考电压时产生高电平状态的输出数据，和在视频信号低于参考电压时产生低电平状态的输出数据。在图4中示出了比较电路26的详细结构。
参见图4，比较电路26包括比较器COM和控制器CON。首先，设置电阻R的阻值，使得比较器COM的电流Io与控制器CON的参考电流Iref相同。控制器CON的第十二晶体管Q12具有与第二控制信号连接的基极，通过电阻R与供电电压Vcc连接的集电极，和接地的发射极。第十一晶体管Q11具有与比较器COM中的第八晶体管Q8的基极相连的基极，和接地的发射极。另外，第十一晶体管Q11的集电极通过电阻R连接于供电电压Vcc并与其基极连接。
当第二控制信号处于高电平状态时，参考电流Iref流过第十二晶体管Q12，使得第十一晶体管Q11的基极处于低电平状态。由此，第八晶体管Q8被截止。
然而，如果第二控制信号处于低电平状态的话，参考电流Iref流过第十一晶体管Q11，并且第十一晶体管Q11的基极处于高电平状态。因此，第八晶体管Q8导通。
为比较器COM的非反向输入端(+)所提供的视频信号可提供给第一晶体管Q1的基极，并且为反向输入端(-)所提供的参考电压可提供给第二晶体管Q2的基极。第一和第二晶体管Q1和Q2的发射极可共同地连接于第八晶体管Q8的集电极上。另外，第八晶体管Q8的基极可连接于第十一晶体管Q11的基极上，并且其发射极接地。
还有，晶体管Q1的集电极可共同地连接于第三晶体管Q3的集电极和基极上。同样地，第二晶体管Q2的集电极可共同地连接于第六晶体管Q6的集电极和基极上以及第七晶体管Q7的基极上。第三和第四晶体管Q3和Q4的发射极可共同地连接于供电电压Vcc上。第三晶体管Q3的基极连接于第四晶体管Q4的基极上。第四晶体管Q4的集电极可连接于倒相器INV的输入端和第十晶体管Q10的集电极上。第十晶体管Q10的基极可共同地连接于第九晶体管Q9的基极和集电极上，以及第七晶体管Q7的集电极上。第九和第十晶体管Q9和Q10的发射极可共同地接地。
在这里，第三和第四晶体管Q3和Q4构成了镜式电路。同样地，第九和第十晶体管Q9和Q10构成了另一镜式电路。
在操作中，如果将高电平状态的第二控制信号提供给如此构成的比较电路26的控制器CON的话，第十一晶体管Q11的集电极处于低电平状态。然后，其基极连接于第十一晶体管Q11集电极上的第八晶体管Q8截止，并且电流Io的电流通路被切断。结果，比较器COM失去活性。
相反，当将低电平状态的第二控制信号提供给控制器CON时，第十一晶体管Q11在其集电极上产生高电平状态。然后，基极连接于第十一晶体管Q11集电极上的第八晶体管Q8导通，并且用于电流Io的电流通路被连接。结果，比较器COM被启动。
第二控制信号只有在载有数据的行上处于低电平状态。因此，比较器电路26只有在载有数据的行上执行数据限幅操作。
由于应用视频信号的本发明的数据限幅电路所述的操作，使复合同步信号分离电路16可在接收到视频信号时输出如图5所示的复合同步信号。复合同步信号包括均衡脉冲、垂直同步脉冲、和水平同步脉冲。垂直同步信号分离电路22可将垂直同步信号与复合同步信号进行分离。
行计数器24可输入垂直同步信号，以启动行计数，并且如果计数值变为预置数值的话产生对于一行的低电平状态的第二控制信号。接收到该第二控制信号，比较器电路26只在第二控制信号处于低电平状态的行上执行数据限幅操作。
如上所述，本发明的数据限幅电路只在载有数据的行上执行数据限幅操作，由此防止了噪声的产生。
虽然参照附图对本发明所示实施例进行了描述，但是，应当理解，本发明不限于这些具体实施例，并且本技术领域的普通专业人员可以对其进行各种其他改变和改型，但其均不会脱离本发明的范围或精神。
权利要求
1.一种数据限幅电路，包括顶峰值检波器，用以检测输入视频信号的顶峰值，以便产生顶峰值检测信号；底峰值检波器，用以检测所述视频信号的底峰值，以便产生底峰值检测信号；复合同步信号分离电路，用以将复合同步信号与所述视频信号进行分离；时钟输入窗口电路，用以产生用于时钟输入区间的第一控制信号；取样/保持电路，用以根据所述第一状态的第一控制信号抽样在所述顶峰值检测信号与所述底峰值检测信号之间的中间值，并且保持所抽样的中间值，以便根据第二状态的所述第一控制信号产生参考电压；第二控制信号发生器，用以接收所述复合同步信号并且在载有数据的行上产生第二控制信号；和比较器电路，用以根据所述第二控制信号将所述视频信号与所述参考信号进行比较；由此数据限幅电路只在载有数据的行上执行数据限幅操作。
2.如权利要求1所述的数据限幅电路，其中，所述第一控制信号处于第一状态同时复合同步信号处于时钟输入区间，并且第一控制信号处于第二状态的同时复合同步信号处于所述时钟输入区间以外的区间。
3.如权利要求1所述的数据限幅电路，其中，所述第二控制信号发生器包括垂直同步信号分离电路，用以将垂直同步信号与所述复合同步信号进行分离；和行计数器，用以对所述复合同步信号进行计数，并且如果其计数值变为预置值的话，产生所述第二控制信号直到产生下一复合同步信号。
全文摘要
一种数据限幅电路包括:顶峰值检波器,用以产生顶峰值检测信号;和底峰值检波器,用以产生底峰值检测信号;复合同步信号分离电路;时钟输入窗口电路,产生用于时钟输入区间的第一控制信号,取样/保持电路抽样顶峰值检测信号与底峰值检测信号之间的中间值,并且保持所抽样的中间值,以便产生参考电压;接收复合同步信号的第二控制信号发生器可在载有数据的行上产生第二控制信号;并且比较器电路可根据第二控制信号将视频信号与参考信号进行比较。
文档编号H04N7/081GK1199988SQ9810743
公开日1998年11月25日 申请日期1998年4月24日 优先权日1997年5月12日
发明者李兴培 申请人:三星电子株式会社