专利名称：一种适用于亚阈值区域的限幅转换电路的制作方法
技术领域：
本发明涉及一种适用于亚阈值区域的限幅转换电路，该电路将超阈值区的输入信号转换为亚阈值区域的输出信号，从而实现信号幅度的转换，属于集成电路设计技术领域。
背景技术：
多电源电压模式被广泛应用于低功耗SOC中，其通过有效地配置各功能模块的电源电压最大限度的降低系统总功耗。然而，多电源电压系统中不同模块进行信号传输时需要进行幅值转换。传统的高幅值信号到低幅值信号的转换通过反相器进行。遗憾的是，随着电源电压的进一步降低，特别是进入亚阈值区域后，MOS管的驱动能力进一步降低，致使传统的反相器已不能满足超阈值区域信号到亚阈值区域信号转换实时性的要求。因此如何快速准确地将超阈值区域的信号转换成亚阈值区域的信号，即实现从超阈值区域到亚阈值区域的信号转换成为多电源电压SOC和亚阈值SOC的研究内容之一。
发明内容
发明目的针对现有技术中的问题多电源电压模式的系统中，当超阈值模块(超阈值电源电压为VDDI)产生的信号传输给亚阈值模块(亚阈值电源电压为VDD0)时，需要将幅值为超阈值区域的信号转化为幅值为亚阈值区域的信号。本发明提供一种可以快速有效地将处于超阈值区域的高幅度的输入信号转换为处于亚阈值区域的低幅度的输出信号、 从而实现信号限幅转换的功能的适用于亚阈值区域的限幅转换电路。技术方案一种适用于亚阈值区域的限幅转换电路，设有一个工作在超阈值区的常规反相器；设置一个工作在亚阈值区的限幅反相器；所述限幅反相器的输入端与常规反相器的输出端连接；所述限幅反相器包括第一 PMOS管P1、第二 PMOS管P2、第一 NMOS管Ni、第二 NMOS 管N2、第三NMOS管N3和第四匪OS管N4，其中，第一 PMOS管Pl及第二 PMOS管P2的源端均连接到亚阈值电源VDDO ；所述第一 PMOS管Pl的漏端与第四NMOS管N4的栅端相连；第一 PMOS管Pl的栅端、第二 NMOS管N2的栅端、第一 NMOS管附的栅端以及第三NMOS管N3 的栅端连接在一起并与反相器的输出端连接；所述第二 NMOS管N2的漏端和源端互连并与第四NMOS管N4的源端以及第一 NMOS管附的漏端连接在一起；所述第四NMOS管N4的漏端连接第二 PMOS管P2的栅端，第二 PMOS管P2的漏端与第三NMOS管N3的漏端连接并作为限幅转换电路的输出端；所述第一 NMOS管m和第三NMOS管N3的源端均连接至电源地 VSS ；第一 PMOS管Pl的衬底均与第一 PMOS管Pl的源端相连，第二 PMOS管P2的衬底均与第二 PMOS管P2的源端相连；所述第一匪OS管Ni、第二匪OS管N2、第三匪OS管N3和第四NMOS管N4的衬底均与电源地VSS相连。有益效果与现有技术相比，本发明所提供的适用于亚阈值区域的限幅转换电路， 用于将超阈值区的输入信号转换为亚阈值区的输出信号，从而实现从超阈值到亚阈值之间的信号限幅转换功能。本发明的限幅转换电路可作为超阈值电路模块与亚阈值电路模块之间的接口模块，能快速实现从超阈值的信号幅度转换为亚阈值的信号幅度的目的。
图1为本发明实施例的电路原理图；图2为现有技术中常规反相器构成的传统限幅转换电路的电路原理图；图3为仿真本发明实施例的限幅转换电路与现有技术中传统限幅转换电路的电路原理图；图4为上升延时和下降延时的示意图；图5为输入信号为上升沿时，本发明的限幅转换电路与传统限幅转换电路在最好工艺角下的延迟对比；图6为输入信号为上升沿时，本发明的限幅转换电路与传统限幅转换电路在最坏工艺角下的延迟对比。
具体实施例方式下面结合附图和具体实施例，进一步阐明本发明，应理解这些实施例仅用于说明本发明而不用于限制本发明的范围，在阅读了本发明之后，本领域技术人员对本发明的各种等价形式的修改均落于本申请所附权利要求所限定的范围。图1是本发明实施例的适用于亚阈值区域的限幅转换电路的电路原理图，该限幅转换电路用于将超阈值区的输入信号转换为亚阈值区的输出信号，由3个PMOS管(第一 PMOS管Pl 第三PMOS管P3)和5个匪OS管(第一匪OS管Nl 第五匪OS管N5)所组成。该限幅转换电路由一个常规反相器和一个限幅反相器构成，有一个输入端口 IN和一个输出端口 OUT。其中常规反相器工作在超阈值区(电源电压为VDDI)，限幅反相器则工作在亚阈值区(电源电压为VDD0)。其具体连接关系如下第三PMOS管P3和第五NMOS管N5组成常规反相器。第三 PMOS管P3和第五NMOS管N5的栅端连在一起并与输入端IN直接相连，而第三PMOS管P3 和第五NMOS管N5的漏端连在一起则作为常规反相器的输出端。第三PMOS管P3的源端连至VDDI，第五NMOS管N5N5的源端则连至VSS。其余6个晶体管(S卩，第一 PMOS管Pl、第二 PMOS管P2、第一 NMOS管Ni、第二 NMOS管N2、第三NMOS管N3和第四NMOS管N4)组成限幅反相器，其输入端即为常规反相器的输出端。其中第一 PMOS管Pl管和第二 PMOS管P2管的源端都连接到VDDO上，第一 PMOS管Pl管的漏端与第四NMOS管N4管的栅端相连，而第一 PMOS管Pl管的栅端是与常规反相器的输出端相连的。第二 PMOS管P2管的漏端是直接与输出端OUT相连的，而其栅端是与N4管的漏端相连的。第四NMOS管N4管的源端与第一 NMOS管附管的漏端以及第二 NMOS管N2管的漏端和源端相连，第一 NMOS管附管的源端连至VSS，第一 NMOS管附和第二 NMOS管N2的栅端则同时连至常规反相器的输出端。同时， 第三NMOS管N3的栅端也与常规反相器的输出端相连，而其漏端则是与输出端OUT相连，其源端则直接连至VSS。此外，第三PMOS管P3的体端是与VDDI相连的，而第一 PMOS管P1、 第二 PMOS管P2的体端是与VDDO相连的。所有的NMOS管的体端均与VSS相连。此外所有的PMOS管的衬底均与各自PMOS管的源端相连，而所有的NMOS管的衬底均与电源地VSS相连。适用于亚阈值区域的限幅转换电路的工作原理如下首先，现有常规反相器将输入的超阈值区域高幅值信号反相，输送给限幅反相器； 假定初始条件下N2管两端电位为0，输入端历接收的是高电平幅度为1. 2V、低电平幅度为 “0”的方波信号，VDDO的电压处于亚阈值区域(0. 4V)。限幅反相器的具体工作原理如下 当历为高电平时，N3导通，输出为低电平。与此同时，m也导通，N2构成的电容(Cn2)被充电。当输入历变成低电平时，N1、N3被关断。第一 PMOS管Pl导通，进而第四NMOS管N4导通。需要注意的是，在此过程中，由于电容Cn2两端电平值不能跳变。因此，节点A的电平为负值。在第四NMOS管N4导通时，节点A将驱动第二 PMOS管P2使得输出端OUT为高电平。 值得强调的是，由于在此过程中第二 PMOS管P2的栅端驱动电压为负值，第二 PMOS管P2的驱动能力明显增强。与本发明实施例中的限幅转换电路相比，图2所示为传统限幅转换电路。由于第二 PMOS管P2在亚阈值区的驱动能力大幅度减弱，所以当输入信号由低电平向高电平转换时，传统的限幅转换电路无法迅速拉高输出端的信号。表一给出了在不同VDD(K200mV 600mV)，以及在不同工艺角和温度下，本发明的限幅转换电路的信号转换延迟时间(信号转换延迟时间的示意图见图4所示)，图3所示为用于该仿真的电路原理图，对应的仿真条件为输入为IMHz的方波，高电平为1.2V、低电平为0，输出负载电容设定为lpf。表一
权利要求
1. 一种适用于亚阈值区域的限幅转换电路，设有一个工作在超阈值区的常规反相器； 其特征在于设置一个工作在亚阈值区的限幅反相器；所述限幅反相器的输入端与常规反相器的输出端连接；所述限幅反相器包括第一 PMOS管P1、第二 PMOS管P2、第一 NMOS管Ni、第二 NMOS管 N2、第三NMOS管N3和第四匪OS管N4，其中，第一 PMOS管Pl及第二 PMOS管P2的源端均连接到亚阈值电源VDDO ；所述第一 PMOS管Pl的漏端与第四NMOS管N4的栅端相连；第一 PMOS管Pl的栅端、第二 NMOS管N2的栅端、第一 NMOS管附的栅端以及第三NMOS管N3的栅端连接在一起并与反相器的输出端连接；所述第二 NMOS管N2的漏端和源端互连并与第四NMOS管N4的源端以及第一 NMOS管附的漏端连接在一起；所述第四NMOS管N4的漏端连接第二 PMOS管P2的栅端，第二 PMOS管P2的漏端与第三NMOS管N3的漏端连接并作为限幅转换电路的输出端；所述第一 NMOS管m和第三NMOS管N3的源端均连接至电源地VSS ； 第一 PMOS管Pl的衬底均与第一 PMOS管Pl的源端相连，第二 PMOS管P2的衬底均与第二 PMOS管P2的源端相连；所述第一 NMOS管Ni、第二 NMOS管N2、第三NMOS管N3和第四 NMOS管N4的衬底均与电源地VSS相连。
全文摘要
本发明公开一种适用于亚阈值区域的限幅转换电路，设有一个工作在超阈值区的常规反相器；设置一个工作在亚阈值区的限幅反相器；所述限幅反相器的输入端与常规反相器的输出端连接。适用于亚阈值区域的限幅转换电路用于将超阈值区的输入信号转换为亚阈值区的输出信号，从而实现从超阈值到亚阈值之间的信号限幅转换功能。本发明的限幅转换电路可作为超阈值电路模块与亚阈值电路模块之间的接口模块，能快速实现从超阈值的信号幅度转换为亚阈值的信号幅度的目的。
文档编号H03G11/00GK102427340SQ20111044595
公开日2012年4月25日 申请日期2011年12月28日 优先权日2011年12月28日
发明者吕百涛, 宋强, 朱贾峰, 李瑞兴, 柏娜 申请人:东南大学