专利名称:编码信号用的回声抵消器的制作方法
本发明是关于回声抵消器，特别是，但不是惟独，关于电话网络之类的载有编码信号的数字传输系统用的回声抵消器。
为满足电话网络中新型服务的需求，必须在普通两线制的用户环路中传输数字数据。实际上，综合业务数字网络(ISDN)技术规范对用户环路最低传输速率的要求为144千位/秒。根据传信、成帧和其它这类的一般要求，这个传输速率又得提高到约160千位/秒的水平。在现有的各种传输技术当中〔例如，频分多路传输(FDM)、时间压缩多路传输(TCM或“乒乓”)和混合电路加回声抵消器(ECH)等〕，混合电路加回声抵消器技术的应用范围最广，因而是值得推荐的一个。
在混合电路加回波抵消器的方法中，各信号是同时反方向发送并占据同一个频段。输出数据信号(近端)的回声会败坏远端的输入信号，因而需要有回声抵消器。这类回声是由混合电路本身两端的漏泄和环路间断处(例如，直径发生变化和桥接抽头等处)的反射现象引起的。回声抵消器是通过这样的方式减少回声的从输出信号中估计回声信号，并从远端输入信号扣除回声信号。若该估计是正确的，则扣除回声信号，只剩下远端的真实信号。这种适用的回声抵消器利用了回声与输出信号的函数关系，即回声与输出信号是彼此相关的。
实际上，早先传输的位流中有一定数量(N)是随时能引起回声的。但这些早先传输的位流的影响是可以忽略不计的。因此可以说回波的长度为N位。例如，160千位/秒ISDN信号的回波长度，从实用出发，可视为8至16位。
为了估计回声，必须给回声抵消器提供有关上述N位时间内所输出的信号波形的信息。在公知的回声抵消器中，有一种是横向滤波器式的，这种回声抵消器是这样完成提供信息的任务通过延迟线路馈送该信号，并将各延迟元件乘以各自的适应系数。如此得出的倍量经相加得出将从远端信号加以扣除的估计回声信号。该诸系数的适配过程是逐步进行的，直到回声被消除为止。遗憾的是，这类回声抵消器在消除“长”回声，特别是消除例如按自动标志转换(AMI)格式编码的信号时，不能完全令人满意。因为必须在每次和各取样时间计算回声估计值，通常该普通横向滤波器式回声抵消器是复杂的，而且要求具有高速元件，因而不适用于这种信号，而且只局限于与线性回声路径配用。
最近有一种“存储器式”回声抵消器往往较受欢迎，因为这种回声抵消器只需用低速硬件-在取样时间内只需进行一个存储器的读/写操作和一个加法操作-而且还可进行非线性回声抵消。这类存储式回声抵消器，豪尔特和斯达夫罗登(Holte and Stufflotten)在一九八一年十一月《电气与电子工程师协会通信学报》第29卷第11期中一篇题为“双线用户线用的一种新型数字回声抵消器”的一篇文章中有介绍。他们介绍了一种估计N位二进制输出信号波形所有可能组合所产生的回声用的大型数字存储器。该存储器是用从输出波形前一个周期(输出信号“过程”)得出的N位字进行编址的。从该存储器读出对应该字的回声估计值，用数模转换器转换成模拟信号，然后从输入(收到的)信号中扣除。存储器中的各回声估计值用与估计误差符号相反的方向上增加/减少估计值的方法进行更新，即以此来减少误差。
普通存储器式回声抵消器的一个缺点是其会聚时间长一般以秒计算。这是因为要使会聚符合实际估计值必须(视乎各回声估计值的初始值)多次存取存储器的各存储单元。
普通存储器式回声抵消器的另一个缺点是需用大的存储器。对自动标志转换信号来说，各回声数据位可以取+1、0或-1的值，因而需用2个位以确定其值。对一个12位周期回声抵消器来说(每位取样两次)，需要二十四个输出样本或四十八位来表示其过程，从而对存储器编址。存储器相应要求的存储容量为2＊＊48字，这是不现实的。因此这类普通的存储器式回声抵消器在用途上局限于进行两级传输，且只能用于小于八位的回波长度。对其它线路代码也有类似的限制。
本发明是试图缓和上述诸缺点，为此提供一种数字传输系统用的回声抵消器，该数字传输系统包括一个用线路代码对二进制信号进行编码的编码器。该回声抵消器包括一个存储器，用以存储多个数字字，各数字字包括对应于一个单一地址字的估计值。
编址装置，用以用多个所述单一地址字对上述存储器进行编址，各单一地址字包括一系列所述二进制信号和至少一个状态位，该状态位的状态表示加到该系列的编码。
该回声抵消器还包括一个数据转换器、减法装置和更新装置。数模转换器用以将存储器的输出转换成回声信号估计值，减法装置用以从输入信号扣除各回声信号估计值，更新装置则响应所述减法装置的输出，用以增加或减少存储器中相应所述数字字的值。
在与自动标志转换编码二进制信号配用的一个最佳实施例中，所述编址装置用单状态位对存储器进行编址，该单状态位则表示瞬时状态的极性或自动标志转换二进制信号的极性。
采用这种配置方式，就可以将“过程”字的长度(即用以给存储器编址的该自动标志转换输入信号系列)从2M位减少到M+1位。
该回声抵消器也可包括一个分离存储器(split-memory)，各分离存储器包括一分离存储器段，而且用只包括所述输入信号系列一部分的地址字分别对其进行编址。这时可以设加法装置，最好设在数模转换器的输入端，用以将各存储器段的输出加起来。
现在参照本发明的一个实施例(仅作为例子而已)，附图中图1是回声抵消器的原理图。
图2包括图2a和图2b，是自动标志转换编码器及其有关波形的示意图。
图3包括图3a和图3b，是自动标志转换状态发生器(包括回声抵消器的一部分)及其工作波形的示意图。
图4是回声抵消器本身的一个波形图。
图5包括图5a、图5b、和图5c，是在过取样(oversampled)存储器式回声抵消器中存储器编址的一般方式。
图6是本发明过取样式回声抵消器的示意图。
图7是回声抵消器时间位置比特发生器的波形图。
现在参看图1。从图中可以看到分离存储器式回声抵消器与(自动标志转换)AMI编码器10相连接，该编码器从输出二进制数据线12引入二进制数据，用交替标志转换(AMI)编码进行编码，然后加到输出的传输线14。数据线12构成回声抵消器的一个输入，更具体地说是以移位寄存器16的形式存在的串并行转换器的一个输入，移位寄存器16则与以第二移位寄存器18的形式存在的第二串并行转换器串联。通常在电话中，从而在本书中，由于以传输线14的用户端作为参考点，所以称去用户的通路为接收通路，称从用户出来去交换机的通路为发送通路。
图1中所示的回声抵消器是用以抵消长达16位周期的输出数据回声，且以4样本/秒的速率工作。因此，移位寄存器16和18各包括八级，该八级的输出接到分离存储器上，该存储器各段分别包括随机存取存储器(RAM)20和22。实际上，移位寄存器16和18将串行二进制数据转换成分别对随机存取存储器20和22进行编址用的并行数据。
各随机存取存储器20和22包括2K×8存储器芯片，例如，日立公司出品的HM6116型芯片。随机存取存储器或存储器段22由在移位寄存器18中寄存的下一个最近的8位输出数据编址。此外，随机存取存储器20和22分别由自动标志转换状态发生器24和26的单状态位编址。随机存取存储器20和22的最后两个地址输入由从时间位置比特发生器28来的两时间位置指示(包括信号2CLK和CLK)编址。
自动标志转换编码器10(图2(a))包括一个“异”门30，“异”门30的一个输入端接收线路12上的二进制数据，另一个输入端接触发器32的Q输出端。触发器32的D输入端接“异”门30的输出端并接至倒相放大器34的输入端。放大器34的输入和输出分别用以控制开关36和38。开关36和38分别并联在电源线-V和+V之间，然后与第三开关40连接。第三开关40接到模拟缓冲器和驱动器42上，由线路12的数据信号控制。模拟缓冲器和驱动器42的输出端接线路14。
自动标志转换编码器10的各波形，如图2(b)所示，包括触发器32的时钟脉冲CLK、二进制数据信号、在点S的信号，即“异”门30的输出和自动标志转换编码输出。
自动标志转换状态位发生器24的详图如图3(a)所示。该发生器包括一个“异”门50，“异”门50的输入端接二进制数据线，输出端接触发器52的D输出端。触发器52的Q输出端接至“异”门50的第二输入端，相应随机存取存储器20或22的状态位输出则取自“异”门的输出。
自动标志转换状态发生器接收到和发出的波形如图3(b)所示，该波形包括时钟、数据、状态位和触发器52的Q输出的波形。
以触发器28的波形出现的时间位置比特发生器收到和发出的波形示于图7。时钟信号2CLK加到触发器28上，也分别加到有关随机存取存储器20和22的2地址的最高有效位上。来自除2触发器Q输出端的时钟信号CLK加到移位寄存器16和18上，也加到各随机存取存储器20和22下一个最有效的地址部分。
现在从整体来考虑回声抵消器的工作情况，如图3中的时间图所示。在二进制数据信号的各位周期重复着回声抵消器的四个循环过程，各循环包括四段。这里“位周期”是指二进制数据信号的周期。
在循环的第一段，两存储器段，即随机存取存储器20和22，由移位寄存器16和18的输出数据过程、自动标志转换状态位发生器24和26的状态位和触发器28的取样时间位置指示器位进行编址。在两随机存取存储器处于读出工作状态的情况下，(各信号分别加到随机存取存储器20和22的读出输入端56和58)，部分回声估计值从各存储器读出。这些部分估计值由加法器60加在一起，并分别存储在寄存器62和64中，寄存器62和64各为8位寄存器。该存储过程发生在图4所示的控制信号L1、L2的上升沿。
在循环的第二段，加法器60加法运算得出的结果(包括总回声估计值)被传送到寄存器66。这是在DACLK控制线的上升沿(见图4)上发生的。然后寄存器66将该总回声估计信号加到数模转换器68上。在该循环终了时，减法器70从输入信号(此输入信号包括远端信号和回声)扣除(来自数模转换器输出的)总模拟回声估计值。剩下的信号作为回声抵消器在线路72上的一个输出供到一个数据恢复电路(图中未示出)，还加到比较器74上。比较器74用以确定剩余信号的符号并在控制信号SCLK的上升沿上(见图4)将其存储在触发器76中。该符号信号用以确定加到随机存取存储器20和22的修正应朝上或朝下。每次的实际增量或减量为1位。需要更快进行转换时，可采用更多的位。
如前所述，随机存取存储器20和22的输出分别加到寄有器62和64上。有循环的第三段开始时，寄存器62的符号位和内容系加到加法器78上。加法器78的增加或减少的输出加到三态缓冲器80上。三态缓冲器80将包括加法器78的输出的新存储器字写入随机存取存储器20中。更具体地说，随机存取存储器20的读/写信号保持低电平以便进行写操作，并让控制信号VDG1(见图1)处在低电平使三态缓冲器80起作用。
在循环的第四段，用类似的程序更新包括随机存取存储器22的第二存储器段。在这种情况下，旧的部分回声估计值从寄存器64被激励，寄存器64则通过符号位的加或减法运算和用三态缓冲器82加到随机存取存储器22的修订的或新的回声估计值加以更新。
在回声抵消器的下一个循环过程中重复着同样的一系列操作过程。
就自动标志转换状态位引起的减少而论，不言而喻，存储器段、随机存取存储器20和22的内容会包括象部分回声估计值等个别专用字，但对某一给定的8位模式和某一给定的时间位置比特对，从中有两种可能的部分回声估计值可供选择。该选择与加到输入端A8(如图1所示)的自动标志转换状态发生器的状态有关。虽然存储器容量由于各特定系列的字数翻一番而翻一番，但由于地址位数从2M减少到M+1，因而总的节约是相当于2M-1系数，其中M为二进制数据信号的变化位数。
不言而喻，本发明并不只适用于自动标志转换代码，也可适用于其它线路代码。
从图5和图6可以看出使用时间位置指示装置给存储器的改进或数量的减少所带来的好处。在该两图中，二进制数据信号(这里编号为101)如图5(b)所示是以每位周期取四次样的取样频率进行取样的。从图5所示的普通配置方式中可以看到，数据按一定时间存入移位寄存器(16或18)时，该寄存器的内容按一定的顺序变化。最后，移位寄存器存有12位111100001111，用以给存储器编址。每个移位寄存器字有其相应的存储器字。
但如图6所示，本发明的回声抵消器还是采用时间位置比特在各个别样本的位周期内对相应位置进行编码。因此在每位周期四个样本的特例中，只需用2位来指定取样周期或取样瞬间。图5(c)是移位寄存器内容一览表，这里只列出3位移位寄存器的内容，而不是实际实施例的8位寄存内容。在任何取样瞬间，移位寄存器内容包括数据信号的实际位加两个时间位置指示器位。这些表示信号适用的取样瞬间。因此在图5(c)中，在头四个位置时，移位寄存器内容包括同样的1位，但时间位置指示器位在通过四个可能组合00、01、10和11循环时发生变化。各地址字具有对应于其在相应的其中一个随机存取存储器20和22的唯一部分回声估计值。因此，虽然移位寄存器内容的二进制字可能在4位周期中保持不变，但由于时间位置指示器位变了，实际上为四个截然不同的地址字。
不言而喻，也可采用其它时间位置指示器位数来适应不同的取样速率。
权利要求
1.一种数字传输系统用的回声抵消器，该数字传输系统包括一个用线路代码给二进制信号进行编码的编码器(10)，该回声抵消器的特征在于，它包括一存储器(20；22)，用以存储多个数字字，各字对应于相应于一个唯一地址字的回声估计值；编址装置(16；18)，用于用多个唯一地址字对所述存储器进行编址，该单一地址字包括至少所述二进制信号系列的一部分和至少一个状态位，该状态位的状态表示加到该系列的编码；数模转换装置(68)，用以将存储器(20；22)的输出转换成各自的回声信号估计值；减去装置(70)，用以从输入的二进制信号中扣除各回声信号估计值；和存储器更新装置(74；76)，该更新装置响应所述减法装置(70)的输出，用以增加或减少存储器中的相应所述数字字的值。
2.如权利要求
1中所述的回声抵消器，用以与自动标志转换编码二进制信号配用，其特征在于，所述编址装置(16;18)包括用表示自动标志转换编码二进制信号瞬时状态的单状态位对存储器进行编址用的装置(24;26)。
3.如权利要求
2所述的回声抵消器，其特征在于，所述编址装置包括将所述系列转换成所述地址字的串并行转换器(16;18)和产生所述至少一个状态位用的装置(24;26)。
4.如权利要求
1所述的回声抵消器，其特征在于，所述存储器包括至少两个存储器段(20;22)各存储器分别用包括仅所述输入二进制信号系列一部分的地址字进行编址。
5.如权利要求
2所述的回声抵消器，其特征在于，所述存储器包括至少两个存储器仇(20;22)，各存储器段分别用仅包括所述输入二进制信号系列一部分的地址字进行编址。
6.如权利要求
3所述的回声抵消器，其特征在于，所述存储器包括至少两个存储器段(20;22)，各存储器段分别用仅包括所述输入二进制信号系列一部分的地址字进行编码。
7.如权利要求
1所述的回声抵消器，用于具有多个输入信号各位周期取样位的数字传输系统，其特征在于，所述编址装置(16;18)用以用单一的地址字对所述存储器(20;22)进行编址，所述各地址装置还包括许多表示样本位在述二进制输入信号的位周期中的瞬时位置的位。
8.如权利要求
7所述的回声抵消器，其特征在于，所述回声抵消器包括能对产生所述表示瞬时位置的位数的时钟信号能响应的装置(28)。
专利摘要
一种用于使用编码信号的数字传输系统的回声抵消器，包括存储多个数字字用的存储器(20；22)，各存储器包括相应于一个唯一地址字的回声的估计值。各地址字包括一系列输入二进制信号加至少一个状态位，该状态位的状态表示加到该系列的编码。该回声抵消器还包括一个将存储器(20；22)的输出转换成回声信号估计值的数模转换器(68)、从输入二进制信号扣除各回声信号估计值的减法装置(70)和更新装置(78；80)。更新装置(78；80)能响应减法装置(70)的输出，用以增加或减少存储器中相应的数字字。
文档编号H04B3/23GK87103095SQ87103095
公开日1987年11月4日 申请日期1987年4月22日
发明者马沙德·库尔戈利 申请人:北方电信有限公司导出引文BiBTeX, EndNote, RefMan