一种基于FPGA的全配置型Camera link转光纤实时图像光端机的制作方法
【技术领域】
[0001]本发明涉及高带宽(85MHz)、高可靠性的全配置型(Full)Camera link实时图像远距离传输，尤其涉及基于FPGA (Field Programmable Gate Array，现场可编程门阵列)的Camera link高速实时图像远距离传输实现。
【背景技术】
[0002]在传统的Camera link图像传输系统中，设备之间的传输介质都是采用Cameralink线缆进行直接连接的，由于Camera link线缆的抗干扰性差，传输距离短(小于10米)，未能满足远距离传输。近年来，随着光纤互联传输技术的发展，逐渐出现了基于光纤传输的基本型(Base)Camera link图像光端机，但是仅能实现基本型(Base)Camera link图像传输，且传输距离短(约300米)，未能满足工程需要的中等配置(Medium)、全配置(Full)、高带宽(85MHz)的Camera link实时图像远距离传输，未能满足更远距离(100千米及以上)传输。
[0003]本发明采用FPGA的高速信号处理性能、高速串行传输Rocket1 IP核等资源优势，设计出一套全配置型Camera link转光纤装置，SFP光纤互联传输装置，解决了高带宽(85MHz)、全配置型(Full)Camera link转换光纤的技术难点，突破了远距离(120千米)传输的局限，并且实现了 Camera link串口数据、时序同步控制信号与光纤数据流的互转换，实现了 Camera link串口数据、时序同步控制信号的远距离互联通讯。同时，本发明的光端机可配置SFP光纤模块，提供单模或者多模SFP光纤模块的灵活配置，满足多种工程应用场合的需求。
【发明内容】
[0004]本发明的目的是通过下述技术方案实现的。
[0005]基于FPGA的全配置型Camera link转光纤实时图像光端机，其特征在于包括:Camera link转光纤装置(I)和SFP光纤互联传输装置(2) ;Camera link转光纤装置(I)完成全配置型(Full)Camera link实时图像输入至光纤实时图像输出的转换，光纤实时图像通过SFP光纤互联传输装置(2)发送至远端；Camera link转光纤装置(I)实时接收SFP光纤互联传输装置(2)输入的串口、时序同步控制光纤数据流，Camera link转光纤装置
(I)完成光纤数据流解析并转换成串口数据、时序同步控制信号传输至相机；其全配置型Camera link转光纤实时图像光端机的特征在于自适应Camera link的全配置型(Full)、中等型(Medium)或基本型(Base)输入工作模式，无需人工干预配置，自适应Camera link的输入工作频率，最高Camera link工作频率达85MHz。
[0006]Camera link转光纤装置(I)，其特征在于包括:Camera link基本配置(Base)输入接口模块(lll)、Camera link全配置(Full)输入接口模块(112)、Camera link数据解调模块(113、114、115)、LED指示灯(110)、数据采集同步模块(12)、64位转48位数据分发模块(13)、数据Block RAM乒乓缓存模块(14)、图像帧封装模块(15)、数据包封装模块(16)、串口数据采集/解析模块(161)、数据并/串转换模块(17)、时钟芯片(18)、时钟管理模块(181)、FPGA 芯片(19)、EEPROM 程序存储芯片(191)。
[0007]Camera link 基本配置(Base)输入接口模块(111)、Camera link 全配置(Full)输入接口模块(112)，其特征在于:满足Camera link接口的全配置型(Full)、中等型(Medium)或基本型(Base)输入。
[0008]Camera link 数据解调模块(113、114、115)，其特征在于:满足 Camera link的全配置型(Full)、中等型(Medium)或基本型(Base)的数据解调，每一个模块均由DS90CR288A芯片完成数据解调，数据解调模块(113)对应Camera I ink格式的X分量数据，数据解调模块(114)对应Camera I ink格式的Y分量数据，数据解调模块(115)对应Cameralink格式的Z分量数据，解调获得的数据均输入FPGA(19)芯片进行处理。
[0009]LED指示灯(110)，其特征在于:由3个独立的LED指示灯组成，3个LED指示灯的颜色分别是红色、黄色和绿色，红色LED灯闪烁则指示Camera link转光纤装置工作正常，黄色LED灯闪烁则指示Camera link图像输入正常，绿色LED灯亮则指示Camera link转光纤装置的SFP光纤互联连接正常。
[0010]数据采集同步模块(12)，其特征在于:由Camera link数据解调模块(113、114、115)分别获得的X、Y、Z分量数据在时序上是不同步的，设计3个写数据宽度为24位、深度为64的FIFO缓存空间；将X、Y、Z分量数据分别写入至各自对应的FIFO缓存空间中，采用X分量的写时钟作为这3个FIFO的统一读出时钟；把X分量的写有效使能信号经过延迟8个时钟周期后所得的使能信号，作为这3个FIFO的统一读出有效使能信号，以完成X、Y、Z分量的数据同步。
[0011]64位转48位数据分发模块(13)，其特征在于:设计一个写数据控制状态机，该状态机将数据采集同步模块(12)输出的64位数据，每次经过3个时钟周期的采集，采集获得的数据合并为192位的数据；再将这192位数据写入到一个写数据宽度为192位、深度为1K、读数据宽度为48位的FIFO缓存空间，完成Camera link的64位数据至48位的转换；将48位数据分成3个16位数据流通道，每个通道的数据分别输出至各自对应的数据BlockRAM乒乓缓存模块(14)。
[0012]数据Block RAM乒乓缓存模块(14)，其特征在于:设计一个写数据宽度为16位、深度为2K、读数据宽度为16位的Block RAM乒乓缓存空间，即Block RAM A和Block RAMB的深度均为IK ;起始时，通道的数据先写入Block RAM A空间，当Block RAM A空间被写满时，写地址切换至Block RAM B空间继续写入，此时，启动读操作，读操作从Block RAM A空间中读出数据；当Block RAM B空间被写满时，Block RAM A空间也已早被读完，此时，写地址切换至Block RAM A空间继续写入，读操作切换至Block RAM B空间继续读出数据，以此循环实现数据乒乓缓存。
[0013]图像帧封装模块(15)，其特征在于:每一帧的图像数据在光纤数据流中是由帧首和帧尾严格封装的，帧首代表帧的起始，帧首采用一个16位特殊字符“9CE7”和一个2位K字符“10”共同表示；帧尾代表帧的结束，帧尾采用一个16位特殊字符“9CA5”和一个2位K字符“10”共同表示；在每一帧图像数据写入数据Block RAM乒乓缓存模块(14)之前，先将帧首标志、像素个数/行、行数/帧信息写入数据Block RAM乒乓缓存模块(14)，在每一帧图像数据完全写入数据Block RAM乒乓缓存模块(14)之后，紧接着将帧尾标志写入数据Block RAM乒乓缓存模块(14)，完成图像帧的封装。
[0014]数据包封装模块(16)，其特征在于:每一包的图像数据在光纤数据流中是由包首和包尾严格封装的，包首代表一个包的起始，包首采用一个16位特殊字符“9C63”和一个2位K字符“10”共同表示；包尾代表包的结束，包尾采用一个16位特殊字符“9C5A”和一个2位K字符“ 10”共同表示；每一个数据包的长度为IK字节。
[0015]串口数据采集/解析模块(161)，其特征在于:实时采集Cameralink中的串口数据并转为光纤数据流发送输出(下行)；同时，实时接收光纤数据流并解析出Camera link中的串口数据(上行)；串口数据在光纤数据流中是由串口数据包首引导的，以严格区分图像数据包，串口数据包首采用一个16位特殊字符“FC17”和一个2位K字符“10”共同表示；在每个图像数据包、串口数据包之间，均需要嵌入一定频率的时钟修正序列和字符对齐序列，时钟修正序列和字符对齐序列均采用一个16位特殊字符“FC00”和一个2位K字符“10”共同表示。
[0016]数据并/串转换模块(17)，其特征在于:完成16位并行数据至光纤串行数据流的互相转换，设计采用FPGA内部的Rocket1 IP核作为数据并/串转换模块。
[0017]时钟芯片(18)，其特征在于:设计采用IDT5V9885时钟芯片产生高精度的125MHz时钟，输出至时钟管理模块(181)。
[0018]时钟管理模块(181)，其特征在于:设计采用DCM时钟管理器，完成为数据BlockRAM乒乓缓存模块(14)、图像帧封装模块(15)、数据包封装模块(16)、串口数据采集/解析模块(161)、数据并/串转换模块(17)提供高精度的125MHz时钟。
[0019]FPGA芯片(19)，其特征在于:设计采用Virtex-1I Pro系列的FPGA，在单片FPGA内部完成数据采集同步模块(12)、64位转48位数据分发模块(13)、数据Block RAM乒乓缓存模块(14)、图像帧封装模块(15)、数据包封装模块(16)、串口数据采集/解析模块(161)、数据并/串转换模块(17)、时钟管理模块(181)的设计。
[0020]EEPROM程序存储芯片(191)，其特征在于:设计采用Xilinx公司的XCF32P EEPROM程序存储芯片，该芯片完成FPGA程序的存储和上电自动加载。