基于fpga的ptn设备网络延时监测装置及其方法
【技术领域】
[0001]本发明涉及一种基于FPGA的PTN设备网络延时监测装置及其方法，属于电子通讯设备领域。
【背景技术】
[0002]对于PTN设备，人们很难准确定位哪些端口出现超出流量，哪些端口的数据进入而没有相应的端口发出，现有没有很好的办法评价PTN设备的整体或某一方向的转发品质(如时延和丢包情况)，也无法基于这些数据为网络调整提前采取相应措施。目前最多是数据丢包、堵塞后，通过告警、记录和查询，寻找问题的过程，但在一些特殊场合如果数据包丢失后才能得知在进行处理就已经晚了。
[0003]比如，在工业控制系统中，对时间精度要求很高，对于数据包通过每个PTN设备的处理延迟有严格的要求情况下，需要随时对该延迟进行统计和监测，并和预设值进行对比，以保证整个系统的实时性。现有的常用处理是事后的统计，我们很难查找某一条数据流在PTN设备的延时情况。
【发明内容】
[0004]本发明要解决的技术问题是，提供一种基于FPGA的PTN设备网络延时监测装置及其方法，可以克服现有技术的不足。
[0005]本发明的技术方案是:基于FPGA的PTN设备网络延时的监测方法，该方法是在交换核心MAC和PHY中间加入一个由FPGA组成的数据监控模块，通过FPGA组成的数据监控模块实时监控每个数据包在本PTN设备的延时和丢包情况，给PTN设备采取控制措施提供针对性的基础数据。
[0006]上述的基于FPGA的PTN设备网络延时的监测方法是，由FPGA组成的数据监控模块包括以下单元:
数据包缓冲单元:将PTN设备入口数据和PTN设备发出数据先缓存，同时在时钟单元的控制下，对数据PTN设备入口和发出数据计时；
数据包打包单元:将数据包缓冲单元内的PTN设备入口数据，加入magic数和重新CRC计算；
数据包解包单元:将数据包缓冲单元内的PTN设备发出数据，去除magic数和重新CRC计算；
时钟与时钟倍频单元:时钟保持；
监控数据缓存与处理单元:对PTN设备入口数据和PTN设备发出数据的时钟数据的处理；
电源:为系统提供电源支持。
[0007]一种基于FPGA的PTN设备网络延时监测装置，它包括在PTN设备中PHY层和MAC层之间连接一个基于FPGA的数据包监控单元，其特征在于:数据包监控单元由数据包缓冲单元、数据包打包单元、数据包解包单元、时钟与时钟倍频单元、监控数据缓存与处理单元和电源组成；数据包缓冲单元与数据包打包单元连接一组，数据包缓冲单元与数据包解包单元连接一组，两个数据包缓冲单元分别连接PTN设备PHY层数据入口和MAC层数据出口并与时钟与倍频单元连接；数据包打包单元连接PTN设备的MAC层数据入口 ；数据包解包单元连接PTN设备的PHY层数据出口 ；时钟与倍频单元与监控数据缓存与处理单元连接，监控数据缓存与处理单元与PTN设备的交换核心所连接。电源为数据包监控单元供电。
[0008]与现有技术比较，本发明通过在PTN设备中PHY层和MAC层之间连接一个基于FPGA的数据包监控单元，使得在不改变原有交换器件和体系的情况下进行监测，这样降低了成本，还实现了实时监测的功能；通过数据包缓冲单元连接PTN设备PHY层数据入口和数据出口并与时钟与倍频单元连接，使得监控数据缓存与处理单元能够对PTN设备入口和出口的数据进行处理，并且以本地时钟为基准，不依赖全网时间同步，降低PTN设备技术难度，对倍频处理可以提高时间精确性。通过两组组合单元的连接使入包和出包时间的差值，这样可以计算出数据包延时时间。
[0009]本发明对PTN设备内部处理报文的时延进行监测，在数据包丢弃之前，处理延迟过大就可以作为一个预警指标，无需在有包丢弃后才有告警，及时反馈给交换核心，具有结构科学合理，运行安全可靠，成本低廉的特点，是新一代的PTN网络延时监测装置。
【附图说明】
[0010]图1是本发明的连接结构示意图；
图2是本发明的数据包打包解析图；
图3是本发明的数据包解包解析图。
【具体实施方式】
[0011]实施例1.如图1所示，一种基于FPGA的PTN设备网络延时监测装置及其方法，它包括在PTN设备I中PHY层2和MAC层3之间连接一个基于FPGA的数据包监控单元4，数据包监控单元4由数据包缓冲单元5、数据包打包单元6、数据包解包单元7、时钟与时钟倍频单元8、监控数据缓存与处理单元9和电源10组成；数据包缓冲单元5与数据包打包单元6连接一组，数据包缓冲单元5与数据包解包单元7连接一组，两个数据包缓冲单元5分别连接PTN设备PHY层2数据入口和MAC层3数据出口并与时钟与倍频单元8连接；数据包打包单元6连接PTN设备I的MAC层3数据入口 ；数据包解包单元7连接PTN设备I的PHY层2数据出口 ；时钟与倍频单元8与监控数据缓存与处理单元9连接，监控数据缓存与处理单元9与PTN设备I的交换核心11所连接。电源10为数据包监控单元4供电。
[0012]当PTN设备I运行时，从PHY层2入口的数据包进入数据包缓冲单元5时，缓存数据包的同时在时钟与倍频单元8的控制下对数据进行计时，标记时间Tl，通过数据包打包单元6在数据包中插入数据TAG，数据tag包含数据tag标记(如0X7788)、MAGIC数(如标记数据包的序号)、记录数据入口时间Tl，重新计算CRC校验加在载荷尾部，形成新的数据包。得到的目标mac、源mac、MAGIC数、接受时间Tl、端口号、方向将此数据通过接口发给监控数据缓存与处理单元9。
[0013]当PTN设备I运行时，从MAC层3出口的数据包进入数据包缓冲单元5时，缓存数据包的同时在时钟与倍频单元8的控制下对数据进行计时，标记时间T2，通过数据包解包单元7，取出类型/长度数据后面的若干单元数据，分析是否是数据tag标记(如0X7788)。如果不是，数据包直接发出；如果是，取出接受时间Tl，发送时间T2、端口、方向将此数据通过接口发给监控数据缓存与处理单元9。
[0014]监控数据缓存与处理单元9把告警数据及时反馈给PTN交换核心11。
[0015]所述的数据包缓冲单元、数据包打包单元、数据包解包单元的数量是基于FPGA特性的逻辑单元，不限于上述实施例的数量，可以根据具体PTN设备的需求而改变，特别是大型PIN设备的需求。
【主权项】
1.一种基于FPGA的PTN设备网络延时的监测方法，其特征在于:该方法是在交换核心MAC和PHY中间加入一个由FPGA组成的数据监控模块，通过FPGA组成的数据监控模块实时监控每个数据包在本PTN设备的延时和丢包情况，给PTN设备采取控制措施提供针对性的基础数据。
2.根据权利要求1所述的基于FPGA的PTN设备网络延时的监测方法，其特征在于:由FPGA组成的数据监控模块包括以下单元: 数据包缓冲单元:将PTN设备入口数据和PTN设备发出数据先缓存，同时在时钟单元的控制下，对数据PTN设备入口和发出数据计时； 数据包打包单元:将数据包缓冲单元内的PTN设备入口数据，加入magic数和重新CRC计算； 数据包解包单元:将数据包缓冲单元内的PTN设备发出数据，去除magic数和重新CRC计算； 时钟与时钟倍频单元:时钟保持； 监控数据缓存与处理单元:对PTN设备入口数据和PTN设备发出数据的时钟数据的处理； 电源:为系统提供电源支持。
3.一种基于FPGA的PTN设备网络延时监测装置，它包括在PTN设备(I)中PHY层(2)和MAC层(3)之间连接一个基于FPGA的数据包监控单元(4)，其特征在于:数据包监控单元(4)由数据包缓冲单元(5)、数据包打包单元(6)、数据包解包单元(7)、时钟与时钟倍频单元(8)、监控数据缓存与处理单元(9)和电源(10)组成；数据包缓冲单元(5)与数据包打包单元(6)连接一组，数据包缓冲单元(5)与数据包解包单元(7)连接一组，两个数据包缓冲单元(5 )分别连接PTN设备PHY层(2 )数据入口和MAC层(3 )数据出口并与时钟与倍频单元(8)连接；数据包打包单元(6)连接PTN设备(I)的MAC层(3)数据入口 ；数据包解包单元(7)连接PTN设备(I)的PHY层(2)数据出口；时钟与倍频单元(8)与监控数据缓存与处理单元(9 )连接，监控数据缓存与处理单元(9 )与PTN设备(I)的交换核心(11)所连接。
4.根据权利要求3所述的基于FPGA的PTN设备网络延时检测装置，其特征在于:电源(10)为数据包监控单元(4)供电。
【专利摘要】一种基于FPGA的PTN设备网络延时监测装置及其方法，它包括在PTN设备中PHY层和MAC层之间连接一个基于FPGA的数据包监控单元，数据包监控单元由数据包缓冲单元、数据包打包单元、数据包解包单元、时钟与时钟倍频单元、监控数据缓存与处理单元和电源组成；本发明通过在PTN设备中PHY层和MAC层之间连接一个基于FPGA的数据包监控单元，使得在不改变原有交换器件和体系的情况下进行监测，这样降低了成本，还实现了实时监测的功能；通过数据包缓冲单元连接PTN设备PHY层数据入口和数据出口并与时钟与倍频单元连接，使得监控数据缓存与处理单元能够对PTN设备入口和出口的数据进行处理，并且以本地时钟为基准，不依赖全网时间同步，降低PTN设备技术难度，对倍频处理可以提高时间精确性。
【IPC分类】H04L12-26, H04B17-364
【公开号】CN104702354
【申请号】CN201510113465
【发明人】孙波, 王琨, 曹宣艳
【申请人】毕节供电局
【公开日】2015年6月10日
【申请日】2015年3月16日