401b、401c、401d、501a、501b、501c、501d:区块
【具体实施方式】
[0045]图2为根据本公开所绘示的图像处理方法的流程图。请参照图2，为了能有效地提升屏幕视频编码技术的编码效能，本公开范例实施例提出一种图像处理方法，此方法包括在一编码画面中，将第一编码树单元中的编码单元分割为多个子区块，其中编码单元的大小为2NX 2N，并且子区块的大小为NX 2N或2NXN，其中N为正整数(S201)，并且在一搜寻范围内搜寻对应于所述子区块之中的其中一个子区块的参考区块(S203)。接着，此方法还包括记录所述其中一个子区块与对应于所述其中一个子区块的参考区块之间的相对位置(例如，所述其中一个子区块与对应于所述其中一个子区块的参考区块之间的移动向量)(S205)，并且依据对应所述其中一个子区块的参考区块与相对位置来编码所述其中一个子区块(S207)。之后，此方法还包括根据相对位置与对应所述其中一个子区块的参考区块，在一解码画面中解码所述其中一个子区块(S209)。基此，藉由将编码单元分割为大小为NX2N或2NXN的两个子区块，可快速地找到对应于此些子区块的最适当且匹配的参考区块，来进行画面内区块复制的图像编解码程序以减少编码运算所需要的时间，由此可有效地提升屏幕视频编码技术的编码效能。为了能够更明了本公开，以下将以数个范例实施例来进行说明。
[0046][第一范例实施例]
[0047]图3A是根据本公开的第一范例实施例所绘示的编码器。
[0048]请参照图3A，编码器310包括分割模式设定模块312、图像分割模块314、编码模块316、存储电路340与处理器电路342。
[0049]在本范例实施例中，存储电路340用以存储各种数据、程序代码或待处理及处理后的图像。例如，存储电路340可以是存储器(memory)或硬盘(Hard Disk Drive，HDD)等存储介质，但不限于此。处理器电路340可以是中央处理器(CPU)、微处理器(micro-processor)或嵌入式控制器(embedded controller)，本公开并不加以限制。处理器电路342耦接至存储电路340，并且用以执行分割模式设定模块312、图像分割模块314与编码模块316。
[0050]分割模式设定模块312用以选择一分割模式，而图像分割模块314用以在一编码画面中，根据分割模式设定模块312所选择的分割模式将一编码树单元中的编码单元分割为多个子区块。例如，分割模式设定模块312会根据执行每一分割模式的所需的效能与编码器310的性能来选择适当的分割模式，然而，在另一范例实施中，分割模式设定模块312也可以根据任意的条件或算法来选择分割模式，本公开不加以限制。例如，在一范例实施例中，分割模式设定模块312可以随机地或依序地选择多种分割模式中的其中之一。此外，分割模式设定模块312也可以通过使用者的输入选择，来设定分割模式。
[0051]例如，在H.265/HEVC的标准下，是以一个编码树单元(Coding Tree Unit，CTU)作为编码单元编码时的最大编码区块，此编码树单元的大小通常是设定为64X64的区块。编码单元则可以是小于或等于编码树单元的区块大小。举例而言，编码单元为一正方矩形并且其大小可以是64X64、32X32、16X16与8X8的区块。在本公开范例实施例中所述的编码树单元、编码单元、子区块、参考区块等区块及范围的大小的单位皆为像素。而图像分割模块314会根据从分割模式设定模块312所接收的分割模式将编码单元分割为大小为NX2N或2NXN的两个子区块。
[0052]具体而言，编码模块316会在编码画面中的搜寻范围内分别搜寻对应于上述被分割的子区块的参考区块并且记录此些子区块与对应于此些子区块的参考区块之间的相对位置，以分别地依据对应于此些子区块的参考区块与其相对位置来编码图像分割模块314所分割的多个子区块。在本公开的一范例实施例中，子区块与参考区块之间的相对位置例如是移动向量，可使解码端依据移动向量定位参考区块的相对位置，将参考区块的内容复制到解码区块；在另一实施例中，编码模块316可将对应于所述相对位置的移动向量压缩，以使得编码的过程中，编码模块316可利用先前的移动向量来预测目前的移动向量。在又一实施例中，编码区块与参考区块未必会完全相同且可允许些微误差，例如，编码区块与参考区块之间的误差值亦称为残余值，编码模块316亦会将此些残余值压缩。
[0053]在完成上述编码后，编码器310可将编码后的数据传送至一解码器来进行解码。具体而言，编码后的数据为一串编码位信息，其可包括上述用以定位参考区块的相对位置、残余值以及分割模式等信息，由此解码器可根据此些信息正确地还原像素数据。例如，在本公开范例实施例中，编码器310是实作在图像发送终端中，而解码器是实作在图像接收终端中，其中编码器与解码器可通过有线或无线方式来通信。
[0054]图3B是根据本公开的第一范例实施例所绘示的解码器。
[0055]请参照图3B，解码器320包括分割模式接收模块322、解码模块324、处理器电路352与存储电路350。存储电路350用以存储各种数据、程序代码或待处理及处理后的图像，并且处理器电路352耦接至存储电路350以执行上述分割模式接收模块322与解码模块 324。
[0056]相对于编码器310，解码器320会接收到上述编码位信息，并从此串编码位信息中解析出每个位信息所代表的意义。例如，解码器320会解析出用以定位参考区块的相对位置、残余值以及分割模式。据此，解码器320的分割模式接收模块322会从编码器310的分割模式设定模块312接收对应所接收的编码图像的分割模式，解码器320的解码模块324会根据分割模式接收模块322所接收的分割模式得知编码单元中子区块的分割模式，并且从编码器310的编码模块316接收并获得图像分割模块314所分割的多个子区块与对应于此些子区块的参考区块之间的相对位置，并且根据所接收的分割模式、此些相对位置与对应于此些子区块的参考区块，在解码画面中分别地解码此些子区块。在解码模块324解码子区块的操作中，解码模块324会依据所获得的相对位置从解码画面中获取对应的参考区块的内容，并且在此解码画面中将对应此参考区块的内容复制到所对应的子区块的位置上。
[0057]值得一提的是，上述编码器与解码器是分别实作于不同的终端中，并且通过网络传递彼此所需要的数据，然而，本公开不限于此。在另一范例实施例中，编码器与解码器可实作于同一个芯片或系统中。
[0058]图3C是根据本公开的第一范例实施例所绘示的图像处理芯片。
[0059]请参照图3C，图像处理芯片300 (也可为图像处理系统)包括处理器电路302、缓冲存储器304、图像感测元件306、存储电路330、编码器模块360以及解码器模块370。其中存储电路330用以存储各种数据、程序代码或待处理及处理后的图像。
[0060]处理器电路302用以控制图像处理芯片300的整体运作。例如，处理器电路302会下达指令给编码器模块360与解码器模块370，以对视频图像进行编码与解码的操作。
[0061]缓冲存储器304耦接至处理器电路302，并且用以暂存数据。在本范例实施例中，缓冲存储器304为静态随机存取存储器(Static Random-Access Memory, SRAM)。必须了解的是，本公开不限于此，在另一范例实施例中，缓冲存储器304可以是动态随机存取存储器(Dynamic Random Access Memory)或其他存储器。
[0062]图像感测元件306耦接至处理器电路302。图像感测元件306用以根据处理器电路302的控制来感测图像，并且输出对应的图像数据。例如，处理器电路302会将图像感测元件306所输出的图像数据暂存于缓冲存储器304中。值得一提的是，本公开并不加以限制图像的来源，例如，在另一范例实施例中，图像处理芯片300可不包括图像感测元件306，图像可来自任何的外部图像提取装置，并且通过传输由处理器电路302接收所述外部图像。此外，在另一范例实施例中，图像数据可事先存储在存储电路330。
[0063]存储电路330耦接至处理器电路302、缓冲存储器304与图像感测元件306。编码器模块360与解码器模块370的运作是分别相似于上述图3A与图3B中所示的编码器310与解码器320。例如，编码器模块360包括分割模式设定模块312、图像分割模块314与编码模块316。解码器模块370包括分割模式接收模块322与解码模块324。
[0064]值得注意的是，本公开中的编码器与解码器可以是由软件模块或程序代码来实作，例如，存储电路330会存储上述分割模式设定模块、图像分割模块、编码模块、分割模式接收模块以及解码模块的软件程序代码，并且当图像处理芯片300致能时，此些软件程序代码会从存储电路330被载入至缓冲存储器304且由处理器电路302执行以运作分割模式设定模块、图像分割模块、编码模块、分割模式接收模块以及解码模块的功能。然而，本公开不限于此，例如，在本公开另一范例实施例中，图像处理芯片、编码器与解码器可以是由硬件电路来实作。例如，上述分割模式设定模块、图像分割模块、编码模块、分割模式接收模块以及解码模块可以硬件电路实作为分割模式设定电路、图像分割电路、编码电路、分割模式接收电路以及解码电路。
[0065]为了更清楚地描述编码器310、解码器320与图像处理芯片300的运作，以下将参照图3C的图像处理芯片300以一范例来进行说明。
[0066]图4是根据本公开的第一范例实施例所绘示的图像处理运作示意图。
[0067]请参照图4，在此假设编码单元402的大小为2NX2N，其中N为正整数，并且图像分割模块314根据分割模式设定模块312所选择的分割模式将编码单元402分割为大小为NX 2N的两个子区块40