一种单像素视频显示装置及显示方法
【技术领域】
[0001] 本发明涉及视频显示方法及装置，更具体的说，涉及一种单像素视频显示装置及 显示方法。
【背景技术】
[0002] 现有的液晶屏普遍采用缩放芯片进行驱动以实现成像，具体的，缩放芯片接收视 频输入信号，通过存储芯片的配合，进行相关的图像处理后驱动液晶屏显示图像。
[0003] 但现有的液晶屏驱动方法无法直接驱动单像素显示屏，本发明的单像素显示屏是 指低压差分信号（LVDS信号)的编码采用特殊的单像素带宽压缩编码方式的液晶屏，其无法 直接驱动的原因之一是这种单像素带宽压缩编码的方式与传统的R/G/B编码方式不同。
[0004] 普通液晶屏的一个像素（pixel)含有3个子像素（Sub-Pixel)，驱动时，采用R/G/ B编码对应每个子像素即可。但是这种采用单像素编码的液晶屏所显示的视频信号一般具 有很高的分辨率，为了压缩带宽及减少高速信号传输带来的问题，每一个像素仅包含一个 或两个子像素。
[0005] -般的缩放芯片无法对视频信号进行特殊编码，故无法直接驱动这种单色液晶 屏。
【发明内容】
[0006] 本发明实施例提供一种单像素视频显示装置及显示方法，可以将R/G/B编码的视 频信号进行重新编码，以用于驱动单像素显示屏。
[0007] 具体的，本发明实施例提供的一种单像素视频显示装置，包括单像素显示屏，还包 括用于接收并处理视频输入信号的信号处理模块，将所述信号处理模块处理后的视频输入 信号进行单像素重新编码以供所述单像素显示屏显示的单像素视频信号的现场可编程门 阵列芯片。
[0008] 其中，所述信号处理模块包括多个分别用于接收并处理一个视频输入信号的信号 处理单元；所述现场可编程门阵列芯片包括用于将至少两个所述信号处理单元处理后的视 频输入信号进行合成的视频合成模块和用于将合成后的视频信号进行单像素重新编码以 供所述单像素显示屏显示的单像素编码模块。
[0009] 其中，所述现场可编程门阵列芯片还包括用于使单像素编码模块依次读取合成后 的视频信号的像素数据、在每读取预定数量的像素数据时提取预定位数的像素数据并导出 一个像素编码包的第一编码控制单元和用于使单像素编码模块将所述像素编码包依次排 列并处理生成所述单像素视频信号以供所述单像素显示屏显示的第二编码控制单元；所述 像素编码包内具有所述预定位数的像素数据。
[0010] 其中，所述单像素视频显示装置还包括用于存储接至少两个处理后的视频输入信 号的存储芯片。
[0011] 其中，所述现场可编程门阵列芯片还包括产生时钟以使得合成的后的视频信号正 常输出的显示时序发生单元。
[0012] 相应的，本发明实施例提供的一种单像素视频显示方法，包括以下步骤：
[0013] a、接收并处理视频输入信号；
[0014] b、将处理后的视频输入信号进行单像素重新编码，生成单像素视频信号；
[0015] c、输出所述单像素视频信号以供显示。
[0016] 其中，步骤a中分别接收并处理多个视频输入信号；
[0017] 步骤b中将至少两个处理后的视频输入信号进行合成，将合成后的视频信号进行 单像素重新编码并生成单像素视频信号。
[0018] 其中，在单像素重新编码时，依次读取所述合成后的视频信号的像素数据、在每读 取预定数量的像素数据时提取预定位数的像素数据并导出一个像素编码包，将所述像素编 码包依次排列并处理生成所述单像素视频信号；所述像素编码包内具有所述预定位数的像 素数据。
[0019] 其中，步骤a中，将处理后的视频输入信号进行存储。
[0020] 其中，步骤b中，在合成处理后的视频输入信号之前，产生时钟以使得合成的后的 视频信号正常输出。
[0021] 实施本发明实施例，通过对视频信号进行单像素重新编码可以将R/G/B编码的视 频信号进行重新编码，以用于驱动单像素显示屏，从而可以使传统的视频信号在单像素显 示屏中显示。
【附图说明】
[0022] 为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附 图作简单的介绍，显而易见地，下面描述中的附图是本发明实施例的一些实施例，对于本领 域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附 图。
[0023] 图1是本发明一个实施例提供的单像素视频显示装置的原理框图；
[0024] 图2是本发明另一实施例提供的单像素视频显示装置的原理框图；
[0025] 图3是本发明实施例提供的一个FPGA芯片的原理框图；
[0026] 图4是本发明实施例提供的一种单像素编码模块进行单像素重新编码的示意图；
[0027] 图5是本发明实施例提供的一种像素编码格式的示意图。
[0028] 图6是本发明一实施例提供的单像素视频显示装置的流程图；
[0029] 图7是本发明另一实施例提供的单像素视频显示装置的流程图。
【具体实施方式】
[0030] 下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完 整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发 明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施 例，都属于本发明保护的范围。
[0031] 本发明实施例提供一种单像素视频显示装置及显示方法，可以将R/G/B编码的视 频信号进行重新编码，以用于驱动单像素显示屏，从而可以使传统的视频信号在单像素显 示屏中显示。
[0032] 参见图1，是本发明一个实施例提供的单像素视频显示装置的原理框图。如图1 所示，本实施例提供的单像素视频显示装置包括信号处理模块1〇〇、现场可编程门阵列芯片 (FPGA) 200及单像素显示屏300。本发明实施例中的单像素显示屏300是指可以播放采用 单像素带宽压缩编码的方式的视频信号的显示屏。
[0033] 信号处理模块100用于接收并处理视频输入信号，信号处理模块100可接收来自 不同信号源的视频输入信号。视频输入信号可以是DP视频信号、VGA视频信号、DVI视频信 号、HDMI视频信号等等。信号处理模块100对视频信号的处理包括图像缩放、亮度对比度 调整、gamma校正等，最终生成LVDS格式的信号发送给FPGA芯片。
[0034]FPGA芯片200用于将信号处理模块100处理后的视频输入信号进行单像素重新编 码以供所述单像素显示屏300显示的单像素视频信号，也就是将上述生成的LVDS格式的视 频信号进行单像素重新编码，进而生成单像素视频信号并将单像素视频信号发送给单像素 显示屏300用于显示。本实施例中的单像素视频信号是FPGA生成的采用单像素带宽压缩 编码的方式的视频信号。
[0035] 用于本发明实施例的单像素显示屏进行显示的视频信号往往具有超高的分辨率 (如4096*2560或更高)，这意味着需要占用很高的带宽，于是，这些视频格式往往预先通过 显卡进行分割，以适应传输及芯片的处理能力等。
[0036] 参见图2,是本发明另一实施例提供的单像素视频显示装置的原理框图。本发明实 施例中信号处理模块包括多个信号处理单元101，这些信号处理单元101分别用于接收并 处理一个视频输入信号，这些信号处理单元101都是同时工作，几乎同时将处理后的视频 输入信号发送给FPGA芯片200。
[0037] 相应的，FPGA芯片200包括视频合成模块201和单像素编码模块202。视频合成 模块201将至少两个信号处理单元101处理后的视频输入信号进行合成，单像素编码模块 202将合成后的视频信号进行单像素重新编码以供所述单像素显示屏300显示。分割后的 多个视频信号分别通过各个信号处理单元101进行处理后，输出给FPGA芯片。在FPGA芯 片中，视频合成模块201首先将处理后的视频输入信号进行合成，并在合成后对其进行单 像素重新编码生成单像素视频信号。本发明实施例中的视频合成指的是根据之前的分割原 则将处理后的视频信号进行逆变换。如分割时按照左上、左下、右上、右下四个区域进行分 害!]，则合成时将处理后的视频输入信号置于视频输入信号原先所处的区域中。
[0038] 参见图3,图3是本发明实施例提供的一个FPGA芯片的原理框图。如图所示，FPGA 芯片200还包括第一编码控制单元203和第二编码控制单元204。
[0039] 第一编码控制单元203,用于使单像素编码模块依次读取合成后的视频信号的像 素数据、在每读取预定数量的像素数据时提取预定位数的像素数据并导出一个像素编码 包；其中，像素编码包内具有所述预定位数的像素数据。
[0040] 第二编码控制单元204,用于使单像素编码模块将所述像素编码包依次排列并处 理生成所述单像素视频信号以供所述单像素显示屏显示。
[0041] 参见图4,是本发明实施例提供的一种单像素编码模块进行单像素重新编码的示 意图。该实施例中，单像素编码模块内设置有移位寄存器，图3中箭头601、602分别指视频 信号数据进入移位寄存器与离开移位寄存器的数据流向，箭头701、702、703分别是指t0、 t3、t6时刻单像素编码包导出方向。tO、tl、t2……t6分别代表移位寄存器读取合成后的 视频信号的七个时刻，且每两个相邻的视频信号相差的一个等量的单位间隔，如Is^l、p2、 P3……p9分别表示合成后的视频信号中依次进入移位寄存器的9个像素数据。该实施例 的合成后的视频信号中，每个像素由3个子像素组成，每个像素数据代表一个子像素，则设 置的预定数量即为3。tO时刻，第一个像素完全进入移位寄存器，该像素包括pi、p2、p3三 个像素数据(或称为子像素)，此时移位寄存器导出该像素中的一个或两个像素，如果预先