一种x波段快速锁频接收系统的制作方法
【技术领域】
[0001] 本发明涉及一种接收机，特别是适用于宽频带电磁辐射频谱监测的一种X波段快 速锁频接收系统。
【背景技术】
[0002] 当前，环境保护已经受到人们的广泛关注。狭义的生态环境是指大气、水等能够被 人类直接感受的事物。然而，随着电子技术的高度发展，一种看不见，也很难被人类直接感 受的电磁环境逐渐进入人们的视野。众所周知，随着无线电的发明，人类对电磁频谱的使用 趋于高频化，电磁设备的辐射功率也越来越高。
[0003] 直接数字合成器（DDS)技术具有相对带宽宽，频率捷变速率快，频率分辨率高，输 出相位连续等特点。
[0004] 倍频技术有很多方法，如阶跃管倍频、乘法器倍频、晶体管有源倍频、锁相环（PLL) 倍频等。相对来说，阶跃管倍频和晶体管有源倍频是一种窄带倍频，需要相应的匹配电路才 能正常工作。PLL倍频是一个环路负反馈的过程，频率锁定需要一定时间，通常是几百微妙。 乘法器倍频工作带宽较宽，可倍频程工作，但倍频次数较低，倍频增益小。
【发明内容】
[0005] 发明目的：本发明所要解决的技术问题是针对现有技术的不足，提供一种X波段 快速锁频接收系统。
[0006] 为了解决上述技术问题，本发明公开了一种X波段快速锁频接收系统，包括依次 连接的第一单刀四掷开关、四个前置放大滤波器、四个混频器、第二单刀四掷开关、中频处 理通道、模数转换器以及主控芯片；主控芯片分别控制第一单刀四掷开关和第二单刀四掷 开关，并通过可变本振模块连接第三单刀四掷开关，第三单刀四掷开关分别连接所述四个 混频器。
[0007] 所述可变本振模块以DDS芯片作为低频频率源；可变本振模块通过倍频器将DDS 输出信号快速倍频至所需频率，用于混频，其处理步骤如下：
[0008] 步骤1，主控芯片通过SPI接口将一个频率调节字写入DDS芯片，以使DDS芯片输 出信号切换至频率?·_并驻留一段时间；频率f _与频率调节字FTW和DDS芯片系统时钟 SYSCLK保持如下关系：
[0009] fout= FTffX SYSCLK/2 48,
[0010] 其中，DDS芯片的系统时钟SYSCLK为300MHz，DDS芯片经过一组系统时钟周期切 换到频率fciut输出正弦波信号；
[0011] 步骤2,将DDS芯片输出的正弦波信号经过3级总共64倍频并滤波后，倍频至所需 频率作为接收系统混频本振；每一级倍频为4倍，对于原始信号v。(t)经过4倍倍频以后得 至帽号vb(t):
[0012] vc (t) = VsCos ω t,
[0013] 其中，Vs为信号幅度，ω为信号角频率；
[0015] 其中，k为4倍频系数；
[0016] 与利用锁相环（PLL)倍频不同，利用倍频器倍频必须在倍频器后加带通滤波器。 如果所要监测的电磁频谱很宽，则必须采用多个通道分段处理，多个通道之间切换通过 FPGA直接控制。与锁相环相比，倍频过程所需时间可忽略不计。
[0017] 步骤3,可变本振模块将与外部的天线通道经过滤波、放大后的射频信号进行混 频、滤波获得中心频率为2. 4GHz的第一中频窄带信号；
[0018] 步骤4,2. 4GHz的第一中频窄带信号再与一个固定本振进行混频和滤波，输出 400MHz的第二中频信号；
[0019] 步骤5,400MHz的第二中频信号直接送至模数转换器进行欠采样，同时实现数字 下变频；
[0020] 步骤6,经过模数转换器采样形成数字低中频信号送至主控芯片；
[0021] 步骤7,主控芯片在一本振驻留时间段内对低中频信号进行数字检波和积分，获得 相应射频频点的能量信息；
[0022] 步骤8,返回步骤1，直到获得所需的频谱范围内的电磁信号辐射能量。
[0023] 本发明中，所述四个前置放大滤波器包括第一通道前置放大滤波器、第二通道前 置放大滤波器、第三通道前置放大滤波器和第四通道前置放大滤波器，分别对应第一混频 器、第二混频器、第三混频器和第四混频器。
[0024] 本发明中，所述可变本振模块包括依次连接的直接数字合成器、第五单刀四掷开 关、四组倍频放大滤波电路以及第六单刀四掷开关，其中直接数字合成器接收主控芯片发 出的DDS频率控制信号，第五单刀四掷开关和第六单刀四掷开关接收主控芯片发出的开关 控制信号。
[0025] 本发明中，所述倍频放大滤波电路包括依次连接的第一放大器、4倍倍频器、第一 滤波器、第二放大器以及第二滤波器。
[0026] 本发明中，所述中频处理通道包括依次连接的第一放大滤波器、第五混频器和第 二放大滤波器。
[0027] 本发明中，所述可变本振模块以DDS芯片作为低频频率源。
[0028] 本发明在X波段快速锁频接收系统中，采用DDS芯片作为低频可变频率源，利用倍 频器加滤波的方式获得混频所需的高频本振。快速锁频接收系统采用传统的二次变频超外 差接收系统模式。为抑制镜像频率的干扰，整个接收系统通过微波开关切换成四个通道进 行接收。第一中频采用2. 4GHz的高中频，第二中频采用400MHz低中频，中频滤波器采用声 表滤波器，以提高整个接收系统带外抑制性能。
【附图说明】
[0029] 下面结合附图和【具体实施方式】对本发明做更进一步的具体说明，本发明的上述或 其他方面的优点将会变得更加清楚。
[0030] 图1是跳频接收系统组成示意图；
[0031] 图2是可变本振模块示意图；
[0032] 图3是X4倍频器示意图；
[0033] 图4是主控芯片FPGA控制流程图。
【具体实施方式】
[0034] 下面将结合附图对本发明作详细说明。
[0035] 如图1~3所示，本发明公开的一种X波段快速锁频接收系统，包括依次连接的第 一单刀四掷开关、四个前置放大滤波器、四个混频器（乘法器）、第二单刀四掷开关、中频处 理通道、模数转换器以及主控芯片；主控芯片分别控制第一单刀四掷开关和第二单刀四掷 开关，并通过可变本振模块连接第三单刀四掷开关，第三单刀四掷开关分别连接所述四个 混频器。所述四个前置放大滤波器包括第一通道前置放大滤波器、第二通道前置放大滤波 器、第三通道前置放大滤波器和第四通道前置放大滤波器，各自对应连接第一混频器、第二 混频器、第三混频器和第四混频器。所述可变本振模块包括依次连接的直接数字合成器、第 五单刀四掷开关、四组倍频放大滤波电路以及第六单刀四掷开关，其中直接数字合成器接 收主控芯片发出的DDS频率控制信号，第五单刀四掷开关和第六单刀四掷开关接收主控芯 片发出的开关控制信号。所述倍频放大滤波电路包括依次连接的第一放大器、X4倍频器、 第一滤波器、第二放大器以及第二滤波器。所述中频处理通道包括依次连接的第一放大滤 波器、第五混频器和第二放大滤波器。
[0036] 本发明采用DDS芯片作为本振频率源，通过不断的更新其频率调节字改变DDS输 出信号的频率，并将该信号通过3级共64倍频迅速倍频至所需本振，再通过混频、下变频、 检波等处理输出相应频点的幅度，以实现频谱监测的功能。由于采用倍频技术实现可变本 振，使得该接收系统能够在〇. 8ms内扫描4GHz带宽，显著提高了信号捕获概率。本发明具 有以下显著优点：（1)本振锁定速度快；（2)跳频速率高，从而使得信号捕获概率高；（3)成 本低，开发周期短。
[0037] 实施例1 :
[0038] 本发明工作原理如下：
[0039] (I)FPGA通过SPI接口将某一频率调节字写入DDS芯片AD9854寄存器，以使DDS 芯片AD9854输出信号切换至新的频率（fout)并驻留一段时间。fout与频率调节字（FTW) 和DDS系统时钟（SYSCLK)有如下关系。
[0040] fout= FTffX SYSCLK/2 48
[0041] 其中，DDS芯片AD9854的SYSCLK为300MHz。DDS芯片AD9854经过几个系统时钟 周期（约几十纳秒）就能切换到新的频率输出正弦波信号。
[0042] DDS芯片AD9854是Analog Device公司推出的低成本DDS芯片，其系统工作时钟 达到300MHz，最大输出频率可达150MHz。采用DDS芯片AD9854+倍频技术，利用DDS芯片 AD9854中杂散较低的低频有效宽带信号，通过倍频扩展其上限频率，获得高频段的宽带信 号。
[0043] (2)将DDS芯片AD9854输出的正弦波信号经过3级总共64倍频并滤波后，倍频至 所需频率作为接收系统混频本振。每一级倍频为X4,如果原始信号为
[0044] vc(t) = VsCos ω t
[0045] 其中，Vs为信号幅度，ω为信号角频率。则经过X4倍频以后得到
[0046] νΛ(/·) = v,4(/·) = At；1 (().375-..Gj.c:os.2減+0.25.(3〇s4.·):
[0047] 其中，k为4倍频系数。
[0048] 与利用锁相环（PLL)倍频不同，利用倍频器倍频必须在倍频器后加带通滤波器。 如果所要监测的电磁频谱很宽，则必须采用多个通道分段处理，多个通道之间切换通过 FPGA直接控制。与锁相环相比，倍频过程所需时间可忽略不计。
[0049] (3)该可变本振与天线通道经过滤波、放大后的射频信号进行混频、滤波获得中心 频率为2. 4GHz的第一中频窄带信号。
[0050] (4) 2. 4GHz的第一中频窄带信号再与一个固定本振（频率为2GHz)进行混频和滤 波，输出400MHz的第二中频信号。
[0051] (5) 400MHz的第二中频信号直接送至ADC进行欠采样，同时实现数字下变频。
[0052] (6)经过ADC采样形成数字低中频信号送至FPGA。
[0053] (7)FPGA