口发出到用户。单一以太网光纤链路因此经共享用于IEEE 1588时间同步以及MU系统配置、测试和在线诊断。此简化了合并单元的硬件设计、改进了可靠性并降低了材料成本。
[0027]在一些实施例中，配置模块可为内嵌网络服务器，其提供网页供用户对合并单元进行配置、测试和在线诊断。PHY可经由光纤端口接收由用户在网页上输入的合并单元的系统配置参数，且经由光纤端口发射从合并单元检索的信息(例如，测试结果和/或系统状态)用于在网页上向用户显示。网络服务器可基于在其上建置MAC 2的Μ⑶上运行的操作系统而容易地实施。用于MU系统配置、测试和在线诊断的基于网络的用户接口与安装在个人计算机或膝上型计算机上的常规工程化工具相比更加用户友好且方便。
[0028]现参看图3，其说明根据本发明的实施例的示范性合并单元的框图。在MU中，ΙΕΕΕ1588光纤链路与MU系统配置、测试和在线诊断共享。如图3中所展示，PPS F0、IRIG_B(靶场仪器租-B标准)F0和IEEE 1588F0可用于与外部最高级时钟的时间同步。归因于经由以太网网络的精确时间同步的益处，IEEE 1588正变成用于精确时间同步的主流技术。除时间同步外，IEEE 1588F0还用作用于例如MU系统配置、测试和/或在线诊断的基于网络的用户交互的接口。适应IEEE 802.3的PHY实施在FPGA中，其同时将从IEEE 1588F0接收的数据转发到MAC 1和MAC 2WHY经配置有两个发射FIFO缓冲器，Tx FIFO 1和Tx FIFO 2，其分别存储来自MAC 1和MAC 2的包。为实现较高时间同步精确度，来自MAC 1的Tx FIFO 1中的包与来自MAC 2的Tx FIFO 2中的包相比具有较高优先级，且将首先经由IEEE 1588F0发射。
[0029]图4说明根据本发明的实施例的MU中的示范性PHY的框图。在所述实例中，PHY与两个MAC之间的接口为MII。在其它实施方案中，其可为Mil、RMII或GMII等。每当PHY接收来自光纤端口的数据，其经由两个MAC之间的MII中的接收接口(RXD、RXDV、RXER、RXC)同时将所接收的数据转发到MAC 1和MAC 2。经由Mil中的发射接口(TXC、TXEN、TXD)从MAC 1接收的包保存在Tx FIFO 1中。并且，从MAC 2接收的包存储在Tx FIFO 2中。Tx FIFO 1中的包经由光纤端口首先发射。
[0030]进一步参看图3，MAC 1经配置以识别和转发到达和来自IEEE 1588实时堆栈模块的IEEE 1588包。除MAC提供的正常功能外，MAC 1还可利用IEEE 1588版本1和版本2监视事件消息。在检测此事件信息后，MAC 1将俘获所述发射，接收时戳且将时戳值提供到IEEE1588实时堆栈模块。在一些实施例中，MAC 1可基于第3方IP核心实现。IEEE 1588实时堆栈模块实施IEEE 1588V1和V2协议，且基于同步协议的结果更新IEEE 1588计时器单元和控制模块上的IEEE 1588时钟。除从MAC 1接收的IEEE 1588包之外的其它包直接由IEEE 1588实时堆栈滤波。IEEE 1588计时器单元和控制模块将经同步时间信息提供到MU系统，且产生到ADC取样信号产生器的每秒脉冲(PPS)，所述ADC取样信号产生器输出ADC取样信号以控制ADC取样。IEEE 1588实时堆栈模块以及IEEE 1588计时器单元和控制模块实施在FPGA芯片中以确保时间同步精确度。
[0031]如图3中所展示，来自CT/VT的经取样数据由ADC(模/数转换器)模块从模拟信号转换为数字信号，由ADC样本数据处理模块处理，由IEC61850-9-2LE电报打包模块封装且经由以太网光纤链路发射。在图3中，可被称作取样值发射光纤端口(SV F0)的两个光纤端口用于利用IEC 61850-9-2或IEC 61850-9-2LE协议发射CT/VT取样值。为保证模拟取样与电报输出之间的时间延迟(1.5ms-2ms)以及具有± lus内的每秒脉冲(PPS)准确性的取样时间同步，IEC 61850-9-2或IEC 61850-9-2LE协议和取样信号产生实施在FPGA芯片中，例如Altera Cyclone系列。
[0032]如上文所提及，MAC2可出于除IEEE 1588通信以外的其它目的发射通信封装。在此实例中，基于在MCU上运行的0S实施内嵌网络服务器，其提供网页供用户对MU进行配置、测试和在线诊断。由用户在网页上输入的系统配置参数将发布到网络服务器，且随后用于经由Μ⑶与FPGA芯片之间的接口配置功能模块。所述接口可为IIC、SPI或8/16/32数据总线等。用户可经由网页对MU系统进行在线测试和诊断。测试结果和/或系统状态经由例如IIC、SPI或8/16/32数据总线等接口从MU模块检索，且经由IEEE 1588F0发射以在网页上显示给用户。从MAC 2接收的IEEE 1588包由MAC 2驱动器滤波。Μ⑶可为独立芯片或实施在FPGA芯片中的软IP核心。
[0033]尽管已经通过举IEEE1588协议和光纤端口作为实例说明本发明的以上实施例，但应了解，经由以太网和以太网端口的其它时间同步协议可用于本发明的实施例中。如从以上论述了解，根据本发明的实施例的合并单元可与MU系统配置、测试和在线诊断共享IEEE 1588光纤链路，且保证± lus内的时间同步精确度。虽然已经描述合并单元的某些实施例，但这些实施例是示范性的且决不限制所描述方法或系统的范围。在不脱离本发明的最广泛范围的情况下，相关领域的技术人员可实行对所描述的合并单元的形式和细节的改变。因此，本文中所描述的本发明的范围不应被任何示范性实施例限制并且应该根据所附权利要求书及其等效物进行界定。
【主权项】
1.一种合并单元，其包括: 第一媒体访问控制器、第二媒体访问控制器、物理层收发器和以太网端口； 其中所述第一媒体访问控制器经配置以识别和转发用于时间同步的包;所述物理层收发器经配置以将从所述以太网端口接收的数据转发到所述第一媒体访问控制器和所述第二媒体访问控制器，且经由所述以太网端口发射来自所述第一媒体访问控制器和所述第二媒体访问控制器的包;来自所述第一媒体访问控制器的所述包与来自所述第二媒体访问控制器的所述包相比具有较高优先级；以及 其中所述第一媒体访问控制器和所述物理层收发器实施在现场可编程门阵列芯片中。2.根据权利要求1所述的合并单元，其中所述物理层收发器经配置有第一FIFO缓冲器和第二 FIFO缓冲器，其分别存储来自所述第一媒体访问控制器和所述第二媒体访问控制器的包。3.根据权利要求1所述的合并单元，其中用于时间同步的所述包是IEEE1588包。4.根据权利要求3所述的合并单元，其进一步包括IEEE1588处理模块，用于基于从所述第一媒体访问控制器接收的所述包提供所述同步定时信息。5.根据权利要求4所述的合并单元，其中所述IEEE1588处理模块实施在所述现场可编程门阵列芯片中。6.根据权利要求1所述的合并单元，其中所述第二媒体访问控制器建置在微控制器单元上。7.根据权利要求6所述的合并单元，其中所述微控制器单元为独立芯片。8.根据权利要求6所述的合并单元，其中所述微控制器单元实施在所述现场可编程门阵列芯片中。9.根据权利要求6所述的合并单元，其进一步包括配置模块，所述配置模块实施在所述微控制器单元上，且用于对所述合并单元进行配置、测试或在线诊断。10.根据权利要求9所述的合并单元，其中所述配置模块为内嵌网络服务器，其为用户提供网页以对所述合并单元进行配置、测试和在线诊断。11.根据权利要求10所述的合并单元，其中所述物理层收发器从所述以太网端口接收用户在所述网页上输入的合并单元的配置参数，且经由所述以太网端口发射从所述合并单元检索的信息用于在所述网页上向用户显示。12.根据权利要求1-11中任一权利要求所述的合并单元，其中所述以太网端口为光纤端口。
【专利摘要】本发明针对一种合并单元，其包括第一媒体访问控制器MAC、第二媒体访问控制器、物理层收发器PHY和以太网端口，其中所述第一MAC适于识别和转发用于时间同步的包，且所述PHY适于将从所述以太网端口接收的数据转发到所述第一MAC和所述第二MAC，且经由所述以太网端口发射来自所述第一MAC和/或所述第二MAC的包。来自所述第一MAC的所述包与来自所述第二MAC的所述相比具有较高优先级。所述第一MAC和所述PHY实施在FPGA芯片中。在所述合并单元中，单一以太网光纤链路可共享以用于时间同步和MU系统配置、测试和/或在线诊断，同时保证±1us时间同步精确度。
【IPC分类】H04L7/00
【公开号】CN105453480
【申请号】CN201380078766
【发明人】胡喜, 卓越
【申请人】西门子公司
【公开日】2016年3月30日
【申请日】2013年9月30日
【公告号】EP3017560A1, WO2015042956A1