基于fpga和dsp的dab接收终端的制作方法
【技术领域】
[0001]本发明涉及电子电路领域，具体地，涉及一种基于FPGA和DSP的DAB接收终端。
【背景技术】
[0002]与现行广播相比，数字音频广播(Digital Aud1 Broadcasting,简称DAB)这种新的传输系统凭借其诸多优点而引起了国际通信行业的瞩目，并获得了迅速的发展。我国广播电影电视行业标准《30?3000MHz地面数字音频广播系统技术规范》自2006年6月I日起实施。该标准是DAB标准，适用于移动和固定接收机传送高质量数字音频节目和数据业务。
【发明内容】
[0003]为适应新的数字音频广播标准，本发明公开了一种基于FPGA和DSP的DAB接收终端。
[0004]本发明所述基于FPGA和DSP的DAB接收终端，包括相互连接的FPGA和DSP，所述FPGA连接接收支路，所述接收支路由依次连接的天线、高频头和AD转换器组成；所述DSP连接解调支路，所述解调支路由互联的DA转换器和喇叭组成，还包括连接在所述FPGA和DSP之间的FLASH存储器。
[0005]优选的，还包括连接在FPGA和DSP上的JTAG接口。
[0006]优选的，还包括连接在FPGA上的LED测试接口。
[0007]优选的，所述FPGA 为 EP1S40 ；DSP 为 TMS320VC5510。
[0008]优选的，所述ADC为TLV5535。
[0009]优选的，所述DAC为AKM4352。
[0010]本发明所述基于FPGA和DSP的DAB接收终端系统设计开放灵活，可以实现多种广播方式，预留资源丰富，可以依据选择业务的不同进行不同的处理后分别产生声音和图像信号，并分别从喇叭或液晶显示器等输出终端输出。
【附图说明】
[0011]图1是本发明一种【具体实施方式】示意图。
【具体实施方式】
[0012]下面结合实施例及附图，对本发明作进一步地的详细说明，但本发明的实施方式不限于此。
[0013]本发明所述基于FPGA和DSP的DAB接收终端，包括相互连接的FPGA和DSP，所述FPGA连接接收支路，所述接收支路由依次连接的天线、高频头和AD转换器组成；所述DSP连接解调支路，所述解调支路由互联的DA转换器和喇叭组成，还包括连接在所述FPGA和DSP之间的FLASH存储器。
[0014]数字音频广播(DAB)接收机完整的结构框图如图1所示。DAB信号从天线接收后进入高频头部分，选出所需的频率块，然后将选出的高频信号送入混频器，变为中心频率为38.912MHz、带宽为1.536 MHz的中频信号，中频信号滤掉无用的频谱部分后再经频率变换和滤波，变为中心频率为2.048 MHz、带宽为1.536MHz的基带信号。然后进入ADC，采样速率为8.192MHz，转换成数字信号后进入FPGA。FPGA完成并串转换，同步和解调，以及VCXO所需的控制电路等。处理后的数据进入DSP，DSP外部时钟为24.5MHz，所以DSP可进行4倍频，工作于100MHz。DSP中完成解交织、Viterbi译码、解扰以及音频解码，最后数据被送入DAC，恢复出原始模拟信号，送入喇叭即可收听。
[0015]器件的选型要求在满足系统需求的情况下力争使成本最低，功耗最小，设计方便且易于调试，所以要全面兼顾芯片的运算速度、价格、硬件资源、运算精度、功耗以及芯片的封装形式、质量标准、供货情况和生命周期等。综合考虑以上几方面因素，本次设计中ADC选用 TLV5535，DAC 选用 AKM4352，FPGA 选用 EP1S40，DSP 选用 TMS320VC5510。
[0016]TLV5535是一款性能优良的8位ADC，具有35MSPS的采样速率，3.3V单电源供电，典型功耗只有90mW，模拟输入带宽达600MHz，很适合本设计。AKM4352是非常适合便携式音频设备的DAC，带宽20kHz，采样速率8?50kHz，工作电压为1.8?3.6V，通带波动只有±0.06dB,阻带衰减达43dB，性能非常优良。TMS320VC5510是TI公司的一款高性能、低功耗DSP。它具有很高的代码执行效率，其最高指令执行速度可达800MIPS，双MAC结构，可设置的指令高速缓冲存储器容量为24KB，片上RAM共160KX16b，此外还有3组多通道缓冲串行口和可编程的数字锁相环发生器等，I/O电压3.3V，内核电压1.6V。EP1S40是ALTERA公司Stratix系列FPGA，具有非常高的内核性能、存储能力、架构效率，提供了专用的功能用于时钟管理和数字信号处理应用及差分和单端I/O标准，此外还具有片内匹配和远程系统升级能力，功能丰富且功耗较小。EP1S40的片内资源也足以满足本设计所需。
[0017]ADC与FPGA相连，并在FPGA内完成并串变换，译码电路也由FPGA来完成。FPGA与ADC间的连接包括数据线和时钟线，ADC的时钟由FPGA来提供，数据线和时钟线均与FPGA的I/O引脚直接相连即可，DSP通过异步串行口与DAC连接，DAC输出的模拟信号经滤波后可直接输出语音信号。
[0018]现今的高速DSP内存不再基于Flash，而是采用存取速度更快的RAM。DSP掉电后其内部RAM中的程序和数据将全部丢失，所以在脱离仿真器的环境中，DSP芯片每次上电后必须自举，将外部存储区的执行代码通过某种方式搬移到内部存储区，并自动执行。常用的自举方式有并行自举、串行自举、主机接口(HPI)自举和I/O自举。HPI自举需要有一个主机进行干预，虽然可以通过这个主机对DSP内部工作情况进行监控，但电路复杂、成本高；串行自举代码加载速度慢；1/0自举仅占用一个端口地址，代码加载速度快，但电路复杂，成本高；并行自举加载速度快，虽然需要占用DSP数据区的部分地址，但无须增加其他接口芯片，电路简单。因此在TI公司的5000系列DSP中得到了广泛应用，本次设计也是采用并行自举。与传统的EEPROM相比，Flash具有支持在线擦写且擦写次数多、速度快、功耗低、容量大和价格低廉等优点。目前在很多Flash芯片采用3.3V单电源供电，与DSP连接时无须采用电平转换芯片，因此电路连接简单。在系统编程时，利用系统本身的DSP直接对外挂的Flash编程，节省了编程器的费用和开发时间，使得DSP执行代码可以在线更新。
[0019]FPGA与DSP通过McBSP、GP1、EMIF和EHPI 口相连，接口种类多，便于根据需要灵活使用。FPGA内的程序和数据掉电后也会全部丢失，所以为其配备了专用配置芯片EPC16，上电后自动将程序下载到FPGA中，简单易用。
[0020]如上所述，可较好的实现本发明。
【主权项】
1.基于FPGA和DSP的DAB接收终端，其特征在于，包括相互连接的FPGA和DSP，所述FPGA连接接收支路，所述接收支路由依次连接的天线、高频头和AD转换器组成；所述DSP连接解调支路，所述解调支路由互联的DA转换器和喇叭组成，还包括连接在所述FPGA和DSP之间的FLASH存储器。2.根据权利要求1所述的基于FPGA和DSP的DAB接收终端，其特征在于，还包括连接在FPGA和DSP上的JTAG接口。3.根据权利要求1所述的基于FPGA和DSP的DAB接收终端，其特征在于，还包括连接在FPGA上的LED测试接口。4.根据权利要求1所述的基于FPGA和DSP的DAB接收终端，其特征在于，所述FPGA为EP1S40 ；DSP 为 TMS320VC5510。5.根据权利要求1所述的基于FPGA和DSP的DAB接收终端，其特征在于，所述ADC为TLV5535。6.根据权利要求1所述的基于FPGA和DSP的DAB接收终端，其特征在于，所述DAC为AKM4352。
【专利摘要】本发明所述基于FPGA和DSP的DAB接收终端，包括相互连接的FPGA和DSP，所述FPGA连接接收支路，所述接收支路由依次连接的天线、高频头和AD转换器组成；所述DSP连接解调支路，所述解调支路由互联的DA转换器和喇叭组成，还包括连接在所述FPGA和DSP之间的FLASH存储器。本发明所述基于FPGA和DSP的DAB接收终端系统设计开放灵活，可以实现多种广播方式，预留资源丰富，可以依据选择业务的不同进行不同的处理后分别产生声音和图像信号，并分别从喇叭或液晶显示器等输出终端输出。
【IPC分类】H04H40/00, H04N21/41
【公开号】CN105577304
【申请号】CN201410541243
【发明人】张从辉
【申请人】张从辉
【公开日】2016年5月11日
【申请日】2014年10月14日