损检 测、环境监测及安全检查等领域存在着广泛的应用前景。
[0016] 2、本发明使用较为成熟的CMOS工艺，与GeSi等III-V族集成工艺相比，具有兼容性 好，集成度高，成本低，版图占用面积小等显著优点。
[0017] 3、CM0S工艺有源器件的截止频率(fT)和最大振荡频率(fmax)成为CMOS工艺在太赫 兹频段面临的重要限制。当有源器件的工作频率接近或超过截止频率时，器件的性能将会 大幅度恶化。本发明有效地克服了由于截止频率的限制，实现了太赫兹频段的发射机功能。
[0018] 4、由于输入信号过大时，功率放大器会产生较大的损耗，本发明采用功率分离结 构，将信号功率均分到每一个通路，再经过功率放大器后，完成倍频，并在最终进行功率和 成，降低了有源器件对大功率信号的损耗。
[0019] 5、本发明利用了倍频机制，将输出信号频率提升到CMOS工艺的截止频率以上，克 服了对截止频率的限制，最终输出太赫兹频段信号，完成发射机的工作要求。
【附图说明】
[0020] 图1是本发明的整体结构示意图；
[0021] 图2是本发明中本振单元的电路原理图；
[0022]图3是本发明中第一放大倍频单元4和第二放大倍频单元的电路原理图。
[0023] 图中
[0024] 1:上变频单元 2:本振单元
[0025] 3:功率分离单元 4:第一放大倍频单元
[0026] 5:第二放大倍频单元 6:功率合成单元
[0027] 7:阻抗负载
【具体实施方式】
[0028] 下面结合实施例和附图对本发明的一种采用CMOS工艺实现的太赫兹发射机电路 做出详细说明。
[0029] 如图1所示，本发明的一种采用CMOS工艺实现的太赫兹发射机电路，包括有用于将 从输入端PA_IN接收到的中频信号IF调制成射频信号的上变频单元1，所述上变频单元1的 信号输入端还连接用于产生本振LO信号的本振单元2,即所述上变频单元1对本振LO信号与 中频IF信号进行混频，得到调制后的信号，所述上变频单元1的信号输出端连接用于将所接 收的信号分为两路相同信号的功率分离单元3,所述功率分离单元3的一路输出连接用于对 接收的信号进行放大和倍频的第一放大倍频单元4,另一路输出连接由放大电路41/51和倍 频电路42/52构成的用于对接收的信号进行放大和倍频的第二放大倍频单元5,所述第一放 大倍频单元4和第二放大倍频单元5是用于对功率分离单元3分离后的每一路信号分别进行 功率放大后再进行频率叠加，得到输出要求的偶次谐波信号，所述第一放大倍频单元4和第 二放大倍频单元5的输出端共同连接用于将所接收到的两路信号合为一路信号提供给负载 的功率合成单元6的输入端，所述功率合成单元6用于将多路经过功率放大器放大、频率叠 加部分叠加后的信号进行合成，并完成阻抗转换的工作，形成符合目标要求的输出信号，所 述功率合成单元6的输出端构成太赫兹发射机电路的输出端PA_0UT连接阻抗负载7。
[0030] 本发明的一种采用CMOS工艺实现的太赫兹发射机电路，中频IF信号和本振LO信号 经上变频得到射频信号，载波频率与本振频率相同。经调制后的信号，使用功率分离电路分 为两路相同的信号，这两路信号各自经过功率放大器放大，并通过无源倍频电路使其频率 变为原来二倍，最后经过功率合成将两路信号合为一路信号提供给负载。其中，上变频单元 采用混频器，混频器工作频率在截止频率之内，可利用最常用的吉尔伯特混频器结构完成。 本振采用LC振荡器完成，为得到较高的振荡频率，需要尽可能降低电路中的寄生电感与寄 生电容。此外，为了突破定制电感对版图结构、器件参数的限制，可采用自设计非标准电感。
[0031] 由于CMOS工艺的截止频率和最大振荡频率的限制，决定了在接近或超过截止频率 的频率下，有源器件性能极大地恶化或无法正常工作。而太赫兹频段仍然处于CMOS工艺的 截止频率之上，因此CMOS工艺的集成电路中的有源器件不能直接应用于太赫兹频段。本发 明采用基频信号经过功率分离，多路信号路径分别经过功率放大器，产生的功率放大后的 信号经过无源器件倍频，倍频之后不再通过有源器件，将得到偶次谐波频率的信号直接进 行功率合成与阻抗变换，从而避免了有源器件在过高工作频率下性能的恶化，最终得到太 赫兹频段内的输出信号。
[0032] 为了减小功率放大器对较大功率输入信号的损耗，故采用功率分离的方法降低功 率放大器输入信号的功率，使功率放大器能够处于更合适的工作状态，获得更高的增益。本 发明中倍频电路及其后的电路均采用无源器件，使倍频后的超过有源器件截止频率的信号 不再经过有源器件，确保电路能够在太赫兹频段能够正常工作，并且与利用有源器件完成 相应功能相比大大降低了功率损耗，从而得到了超过工艺有源器件截止频率的输出信号。 [0033] 如图2所示，所述的本振单元2包括有由匪OS管构成的第一MOS管Ml~第六MOS管 M6、第一电感Ll~第六电感L6、第一可变电容Cl、第二可变电容C2以及第七MOS管M0,其中， 第一可变电容Cl的一端和第二可变电容C2的一端共同连接调节电压Vtune，所述第一可变电 容Cl的另一端分别连接第一电感Ll的一端以及第一 MOS管Ml的漏极，所述第二可变电容C2 的另一端分别连接第二电感L2的一端以及第二MOS管M2的漏极，所述第一电感Ll和第二电 感L2的另一端共同连接用于提供电流源的第七MOS管MO的漏极，所述第七MOS管MO的栅极连 接偏置电压V bias,源极连接振荡器电压Vdd，所述第一 MOS管Ml和第二MOS管M2的源极均接地， 第一 MOS管Ml的栅极和第二MOS管M2的漏极共同连接第四MOS管M4的栅极，第二MOS管M2的栅 极和第一 MOS管Ml的漏极共同连接第三MOS管M3的栅极，所述第三MOS管M3、第四MOS管M4、第 五MOS管M5和第六MOS管M6的源极均接地，所述第三MOS管M3的漏极分别连接第三电感L3的 一端以及第五MOS管M5的栅极，所述第五MOS管M5的漏极构成第一输出端OUTl，第五MOS管M5 的漏极还连接第五电感L5的一端，所述第三电感L3和第五电感L5的另一端共同连接缓冲级 电压Vdd, buff，所述第四MOS管M4的漏极分别连接第四电感L4的一端以及第六MOS管M6的栅 极，所述第六MOS管M6的漏极构成第二输出端0UT2,第六MOS管M6的漏极还连接第六电感L6 的一端，所述第四电感L4和第六电感L6的另一端共同连接缓冲级电压Vdd, buff。
[0034] 其中，第一电感L1、第二电感L2、第一可变电容Cl和第二可变电容C2构成了LC回 路，决定振荡频率。通过调节v t_的电压，调节第一可变电容Cl和第二可变电容C2的电容， 从而实现电压对振荡频率的控制。第一 MOS管Ml和第二MOS管M2是两个NMOS管构成交叉耦合 结构，在LC振荡器中，提供负阻。第七MOS管MO作为电流源，为振荡器提供工作电流，通过调 节V bias,调节工作电流。第三MOS管M3~第六MOS管M6、第三电感L3~第六电感L6为振荡器输 出的缓冲级，增加负载与振荡器之间的隔离度，防止负载对振荡器的频率牵引。振荡器电压 Vdd，缓冲级电压Vdd,bUff，通常情况下可采用相同的电压，但是为了使缓冲级工作状态更容易 调节，方便测试及实际应用，可采用不同电压供电。
[0035] 如图3所示，所述的功率分离单元3采用变压器结构的功率分离器Tl，所述功率分 离器Tl的输入端连接所述上变频单元1的信号输出端PA_IN，所述功率分离器Tl的输出为输 出相同信号的两路，第一路具有两个输出端连接第一放大倍频单元4的信号输入端，第二路 具有两个输出端连接第二放大倍频单元5的信号输入端。
[0036] 功率分离器T1，采用非标准工艺完成设计，主、副线圈比例为1:1。频率很高的情况 下，器件的参数受到版图的影响很大，尤其是外在寄生，如栅、源、漏电阻，衬底电阻，之间的 耦合电容，最终决定能够达到的最大增益。MOS的f T和fMAX可以表示如下：
[0037]
[0038] 其中，Cgt是栅总电容，Rg是栅电阻，Cgd是栅源电容。所有的这些寄生都要尽可能小 以得到最好的性能。然而，这些寄生的优化也存在折衷，无法达到所有参数最优的情况。比 如，多指栅极结构能够降低栅电阻，不仅增加了fMAX，而且能够提高噪声系数。但是，栅到衬 底和栅到源/漏的电容随着指数的增加而增加，降低f T。栅双侧接触可以进一步降低串联栅 电阻，然而却无法避免地增加栅耦合电容和电感，在高频工作状态下更加明显。在确定了第 一级放大器尺寸后，在偏置电压V ci的控制下工作在饱和区，进而完成第一组阻抗匹配网络 (TL1、TL3)物理参数的确定。
[0039] 两个变压器T2,采用非标准工艺完成设计，主、副线圈比例也为1:1。根据变压器参 数，确定第二组阻抗匹配网络(TL2