基于超前迭代的三角脉动阵列结构qr分解装置及分解方法

基于超前迭代的三角脉动阵列结构qr分解装置及分解方法
【专利摘要】一种基于超前迭代的三角脉动阵列结构QR分解装置及分解方法，用来对n×n的矩阵A进行QR分解，它包括对角处理模块，迭代处理模块和三角处理模块；第一个对角处理模块从外部接收到矩阵A的第一个列向量a1，结果q1和r11作为QR分解模块的输出，并将q1输出到下一步的三角处理模块，产生的rjj2信号输出到第一步中的所有迭代处理模块；第j?1个迭代处理模块将外部接收到矩阵A的第j个列向量aj，矩阵A的第一个列向量a1和第一个对角处理模块输出的rjj2作为输入，得到下一次迭代矩阵A1的第j个列向量aj1；以此类推，最后通过三角处理模块处理后得到QR分解模块的输出信号rn?1,n。分解方法基于上述分解装置来实施。本发明具有原理简单、分解速度快、效率高等优点。
【专利说明】
基于超前迭代的H角脉动阵列结构QR分解装置及分解方法
技术领域
[0001] 本发明主要设及到无线通信系统基带信号处理领域，特指一种基于超前迭代的= 角脉动阵列结构QR分解装置及分解方法。
【背景技术】
[0002] 正交频分复用（0抑M，o;rthogonal frequen巧 division multiplexing)技术和多 输入多输出技术(MIM0，multiple i吨Ut multiple output)技术因其具有高频谱利用率和 高传输速率得到广泛的关注，近年来关于预编码技术的一系列研究进展使得基于MIMO-OFDM技术的多用户无线通信系统可W实现同时为多个用户服务。然而基于MIMO-OFDM技术 的多用户无线通信系统基带信号处理算法计算复杂度大大增加，对基带信号处理器的设计 提出了前所未有的挑战。
[0003] 在基于MIMO-OFDM无线通信系统的基带信号处理链路中，预编码算法和MIMO检测 算法是较为复杂的两个基带信号处理算法，近年来得到研究者的广泛关注。1983年，Costa 在其经典论文"Writing on dirty paper"("脏纸编码"）中提出的脏纸编码算法被认为是 性能最好的非线性预编码算法，但是其计算复杂度特别高，几乎不可能在硬件电路上实时 地执行，2005 年 Wei 化等人在其论文"Trellis and Convolutional Precoding for Transmitter-Based Inte;rference Presubtraction"(。基于网格和卷积预编码的发射机 干扰预消除"）中将THP(Tomlinson-化rashima Precoding)算法用于非线性预编码并取得 了较好的干扰消除效果，虽然其性能较脏纸编码算法有所降低，但是其计算复杂度大大降 低，使得硬件实现非线性预编码算法成为可能，在THP算法中计算复杂度最高的部分是对信 道矩阵H执行QR分解的部分，高效快速的QR分解部件有助于提高THP预编码算法整体性能。 最大似然估计算法是MIMO检测所有算法中检测精度最高的算法，然而其计算复杂度相当 高，因此，M. Shabany 等人在"A 0.1 化m CMOS 655Mb/s 4X4 64-QAM k-best MIMO detector" r在0.13皿CMOS工艺下使用64-QAM调制方式时655Mb/s的4 X 4MIM0检测器设 计"）中使用最大似然估计算法的近似算法球形检测(SD)算法进行MIMO检测，取得了很好的 检测效果，QR分解作为SD算法的瓶颈之一，制约着其执行速度。
[0004] 由于QR分解在基于MIMO-OFDM技术的多用户基带信号处理器中得到广泛的应用， 且很多情况下是制约处理速度的瓶颈，因此，在很多基带信号处理器的设计中将QR分解作 为一个重要的运算部件进行优化。所谓QR分解，就是将nXn的矩阵A分解为nXn的酉矩阵Q 和nXn的上S角矩阵R，当前的QR分解算法主要分为S类，分别基于化useholder变换、 Given旋转W及MGS(modified Gram-Schmidt)算法，由于基于Householder变换的QR分解很 难用硬件实现，所W使用较少，基于Given旋转的QR分解算法虽然大大降低了所使用的硬件 资源，但是其所需的执行时间较长，不符合通信系统实时性的要求，基于MGS算法的QR分解 因占用硬件资源较少且执行时间较短符合通信系统的实际需求。
[000引 有从业者R .-H . Chang等人发表文章 "I t era t i Ve QR de compo S i t i on architecture using the modified Gram-Schmidt algorithm for MIMO systems'' ("MIMO系统中基于MGS算法的迭代QR分解结构"）提出了一种基于MGS算法的S角脉动阵列 结构QR分解硬件电路，完成一个n(n为大于等于2的正整数)阶方阵的QR分解，所提出的S角 脉动阵列结构QR分解电路只需化-1个时间单元。在具体应用时，使用R.-H.Chang等人提出 的立角脉动阵列结构QR分解电路对一个4 X 4的矩阵A进行QR分解，对于一个4 X 4的矩阵，使 用基于MGS算法的迭代结构进行QR分解需要屯步即可完成，每一步需要一个时间单元，共需 要屯个时间单元。由此可见，虽然R.-H.化ang等人提出的S角脉动阵列结构的QR分解方法 大大降低了计算时间，但是实际通信系统的基带信号处理中希望得到速度更快的QR分解结 构。且目前也仅仅只有设及4X4矩阵的QR分解的文献，并未有公布的nXn矩阵的QR分解硬 件电路。

【发明内容】

[0006] 本发明要解决的技术问题就在于:针对现有技术存在的技术问题，本发明提供一 种原理简单、易实现、分解速度快、效率高的基于超前迭代的S角脉动阵列结构QR分解装置 及分解方法。
[0007] 为解决上述技术问题，本发明采用W下技术方案：
[0008] 一种基于超前迭代的S角脉动阵列结构QR分解装置，用来对nXn的矩阵A进行QR 分解，它包括对角处理模块，迭代处理模块和S角处理模块;其中，n个对角处理模块，（n-1) + (n-2)+......+l=nX (n-l)/2个迭代处理模块，当n为偶数时，采用n/化(n-2) + (n-4) + (n-6) +……+2 = n2/4个S角处理模块，当n为奇数时，采用（n-l) + (n-3) + (n-5)+……+2=(n+l) (n-1 )/4个S角处理模块;第一个对角处理模块从外部接收到矩阵A的第一个列向量ai，计 算结果qi和rii作为整个QR分解模块的输出，并将qi输出到下一步的S角处理模块，在计算 过程中计算产生的n/信号输出到第一步中的所有迭代处理模块;第j-1个迭代处理模块将 外部接收到矩阵A的第j个列向量^，其中j大于等于2小于等于n-1，矩阵A的第一个列向量ai 和第一个对角处理模块输出的。/作为输入，计算得到下一次迭代矩阵Al的第j个列向量 a/，其中a/作为第二个对角处理模块的输入，Al的其余列向量作为第二步迭代处理模块的 输入的同时作为第=步=角处理模块的输入；W此类推，最后通过=角处理模块处理后得 到QR分解模块的输出信号rn-i，。
[0009] 作为本发明分解装置的进一步改进:第i个对角处理模块对从第i-1步输出的曰产1 信号进行计算得到QR分解模块的输出rii和qi，并计算得到了 rii2,其中qi向量作为下一步S 角处理模块的输入，rii2作为第i步中所有迭代处理模块的输入，迭代处理模块从第i-1步接 收到列向量曰1^信号和信号，并从对角处理模块得到rii 2信号作为输入，处理之后得到 下一次的迭代矩阵Al的第il个列向量，其中awl作为第i + 1个对角处理模块的输入，Al的其 余列向量作为下一步迭代模块输入的同时作为第i+2步=角处理模块的输入，=角处理模 块从第i-1步接收到输入信号qi-i的同时从第i-2步接收到曰12^信号和a化信号，处理之 后得到QR分解模块的输出信号ri-i,i2信号和ri-i,i2+i;
[0010] 第n个对角处理模块对从n-1步输出的anD-i信号进行处理得到QR分解模块输出信 号rnn和qn，第44个立角处理模块从n-1步接收到信号qn-i并从n-2步接收到信号an"- 2，处理后 得到QR分解模块的输出信号rn-l,n。
[0011] 作为本发明分解装置的进一步改进:所述对角处理模块包括乘法器、加法器、根号 运算器模块及除法器，乘法器e从外部接收到输入向量aj的第e个元素，其中e大于等于I小 于等于n，对其进行自乘处理后输出到加法器，加法器从乘法器1到乘法器n接收到信号，进 行累加处理后输出到根号运算器模块的同时将其作为整个模块的输出信号n/，根号运算 器模块从加法器接收到信号之后，进行开平方处理后输出到除法器1到除法器n作为除法器 1到除法器n的除数，同时作为整个模块的输出信号a,除法器el从外部接收到输入向量aj 的第el个元素作为被除数，并将从根号运算器接收到的信号作为除数，其中el大于等于1小 于等于n，运算结果作为整个模块输出向量的第el个元素。
[0012] 作为本发明分解装置的进一步改进:所述迭代处理模块包括第一共享硬件，第一 共享硬件包含了一个多路选择器和乘法器到乘法器n，多路选择器为乘法器1到乘法器n选 择不同的输入作为乘数，多路选择器从外部的W3P向量和除法器的输出信号接收到输入进 行选择后输出结果到乘法器巧Ij乘法器n，当使能信号为' 0 '时，乘法器e2从多路选择器接收 到的信号作为一个乘数，其中e2大于等于1小于等于n，从外部接收的a/向量的第e2个元素 作为另一个乘数，进行相乘运算后将结果输出到加法器模块，加法器模块从乘法器1到乘法 器n接收到输入信号，进行累加处理之后输出到除法器模块，除法器从加法器模块接收到的 信号作为被除数，从外部接收到的信号rw 2作为除数，进行相除运算后输出到多路选择器1 的输入，当使能信号为'1'时，乘法器e2将运算结果输出到减法器63,其中e3大于等于1小于 等于n，减法器e3从乘法器e2接收到信号作为减数，从外部接收到awP信号的第e3个元素作 为被减数，进行相减处理后结果作为整个模块输出信号awP+i向量的第e3个元素。
[0013] 作为本发明分解装置的进一步改进:所述=角处理模块包括第二共享硬件，多路 选择器1的输入分别为aw向量的n个元素和曰则向量的n个元素，当多路选择器使能信号为 '0'时，多路选择器1选通aw向量的元素输出到乘法器1到乘法器n，多路选择器使能信号为 '1'时，多路选择器1选通aw+i向量的元素输出到乘法器1到乘法器n，乘法器e4从多路选择 器接收到的数据作为一个乘数，从外部接收到向量的第e4个元素作为另一个乘数，进行 相乘运算后输出到加法器，加法器从乘法器接收到信号之后进行累加运算，当多路选择器 使能信号为'0 '时，累加器输出信号作为=角处理模块的输出信号r化W，当多路选择器使能 信号为'1'时，累加器输出信号作为=角处理模块的输出信号r化W+1。
[0014] -种基于上述分解装置的QR分解方法，其步骤为：
[001引步骤Sl:矩阵A的n个列向量ai,......曰。作为QR分解模块的输入信号，Eii作为第一个 对角处理模块的输入，对角处理模块的输出为m，和qi，迭代处理模块计算下一次的迭代矩 阵，其输入为31和^，其中K j<n+l，j为正整数，输出为下一次的迭代矩阵a/;
[0016]步骤S2~Sj步:j大于等于2小于n，将第j-1步输入的信号a产2,……，an^W及第j-1步输出的信号W-i，a产1，……，anW作为第二步的输入信号，其中a产1作为对角处理模块的 输入，用于计算^和屯，第k3个对角处理模块的输入信号为化1，a山气帖掛产；当n-j为奇 数时，j3大于等于j小于等于n-1正整数，当n-j为偶数时，j3为大于等于j小于等于n的正整 数;用于计算和，与第一步类似，迭代处理模块用来计算下一次的迭代矩阵，其 输入为ajj-i，……，anJ-i，输出为aWJ，……，日。^; (2)
[0017] 步骤Sn:将第n-1步的输入SrT2W及第n-1步的输出qn-i和作为输入，其中曰。。-1 作为blockl的输入，blockl的输出为rn,n和qn，qn-i和an。-2作为blocks的输入，blocks的输出 为 rn-l,n。
[0018] 与现有技术相比，本发明的优点在于:本发明的基于超前迭代的=角脉动阵列结 构QR分解装置及分解方法，原理简单、易实现，可W显著加快QR分解的速度;对于一个n X n 的进行QR分解，本发明所提结构仅需要n个时间单元即可完成，而使用R.-H.化ang等人提出 的S角脉动阵列结构需要化-1个时间单元，如对于前述的4X4的矩阵A，采用本发明进行QR 分解，只需要4个时间单元即可完成，相比7个，少了3个时间单元。
【附图说明】
[0019] 图1是本发明分解装置的拓扑结构示意图。
[0020] 图2是本发明在具体应用实例中对角处理模块的结构原理示意图。
[0021] 图3是本发明在具体应用实例中迭代处理模块的结构原理示意图。
[0022] 图4是本发明在具体应用实例中S角处理模块的结构原理示意图。
【具体实施方式】
[0023] W下将结合说明书附图和具体实施例对本发明做进一步详细说明。
[0024] 如图1所示，本发明基于超前迭代的S角脉动阵列结构QR分解装置，用来对nXn的 矩阵A进行QR分解，它包括对角处理模块，迭代处理模块和S角处理模块;其中，n个对角处 理模块，（n-l) + (n-2)+……+ l=nX(n-l)/2个迭代处理模块，当n为偶数时，需要n/化(n-2) + (n-4) + (n-6) +……+2 = n2/4个S角处理模块，当n为奇数时，需要（n-1 ) + (n-3) + (n-5) +……+2 = (n+1) (n-1 )/4个S角处理模块组成。
[0025] 第一个对角处理模块从外部接收到矩阵A的第一个列向量ai，计算结果qi和m作 为整个QR分解模块的输出，并将qi输出到下一步的S角处理模块，在计算过程中计算产生 的rw 2信号输出到第一步中的所有迭代处理模块;第j-l(j大于等于2小于等于n-1)个迭代 处理模块将外部接收到矩阵A的第j个列向量^，矩阵A的第一个列向量ai和第一个对角处理 模块输出的a 2作为输入，计算得到下一次迭代矩阵Al的第j个列向量a/，其中a/作为第二 个对角处理模块的输入，Al的其余列向量作为第二步迭代处理模块的输入的同时作为第= 步=角处理模块的输入。迭代处理模块需要rw 2信号时，第一个对角处理模块已经将信 号计算完成，所W对角处理模块和迭代处理模块可W并行执行；
[0026] 第i个对角处理模块对从第i-1步输出的曰1^信号进行计算得到QR分解模块的输 出rii和qi，并计算得到了 rii2,其中qi向量作为下一步=角处理模块的输入，rii2作为第i步 中所有迭代处理模块的输入，迭代处理模块从第i-1步接收到列向量曰1^信号和信号， 并从对角处理模块得到rii 2信号作为输入，处理之后得到下一次的迭代矩阵Al的第n个列 向量，其中awl作为第i+1个对角处理模块的输入，Al的其余列向量作为下一步迭代模块输 入的同时作为第i+2步=角处理模块的输入，=角处理模块从第i-1步接收到输入信号qi-i 的同时从第i-2步接收到ai2i^2信号和曰讯产2信号，处理之后得到QR分解模块的输出信号 ri-i,i2 信号和 ri-i,i2+i;
[0027] 第n个对角处理模块对从n-1步输出的anD-i信号进行处理得到QR分解模块输出信 号rnn和qn，第44个立角处理模块从n-1步接收到信号qn-i并从n-2步接收到信号an"- 2，处理后 得到QR分解模块的输出信号rn-l,n。
[0028] 如图2所示，在具体应用实例中，对角处理模块包括乘法器、加法器、根号运算器模 块及除法器，乘法器e(e大于等于I小于等于n)从外部接收到输入向量aj的第e个元素，对其 进行自乘处理后输出到加法器，加法器从乘法器1到乘法器n接收到信号，进行累加处理后 输出到根号运算器模块的同时将其作为整个模块的输出信号rw 2,根号运算器模块从加法 器接收到信号之后，进行开平方处理后输出到除法器1到除法器n作为除法器巧Ij除法器n的 除数，同时作为整个模块的输出信号rw，除法器el(el大于等于1小于等于n)从外部接收到 输入向量aj的第el个元素作为被除数，并将从根号运算器接收到的信号作为除数，运算结 果作为整个模块输出向量的第e 1个元素。
[0029] 上述对角处理模块用于计算Q矩阵的第j2个列向量qw，R矩阵的对角线元素 rjj W 及对角线元素的平方n/，其中n/将会被用于迭代处理模块的输入，由于对角处理模块输 出rw2的时刻和迭代处理模块需要用到rw 2的时刻相同，所W两个模块可W并行执行，从而 提高了 QR分解的速度。
[0030] 如图3所示，在具体应用实例中，迭代处理模块包括第一共享硬件，第一共享硬件 包含了一个多路选择器和乘法器1到乘法器n，多路选择器为乘法器1到乘法器n选择不同的 输入作为乘数，多路选择器从外部的awP向量和除法器的输出信号接收到输入进行选择后 输出结果到乘法器1到乘法器n，当使能信号为'0'时，乘法器e2(e2大于等于1小于等于n)从 多路选择器接收到的信号作为一个乘数，从外部接收的a/向量的第e2个元素作为另一个乘 数，进行相乘运算后将结果输出到加法器模块，加法器模块从乘法器1到乘法器n接收到输 入信号，进行累加处理之后输出到除法器模块，除法器从加法器模块接收到的信号作为被 除数，从外部接收到的信号rw 2作为除数，进行相除运算后输出到多路选择器1的输入，当使 能信号为'1'时，乘法器e2将运算结果输出到减法器e3(e3大于等于1小于等于n)，减法器e3 从乘法器e2接收到信号作为减数，从外部接收到awP信号的第e3个元素作为被减数，进行相 减处理后结果作为整个模块输出信号awP+i向量的第e3个元素。
[0031 ]上述迭代处理模块用于计算下一次迭代矩阵的第j3列，图中所示需要用到第一共 享硬件模块的两个位置相互独立，所W可W通过硬件的分时共享技术节约硬件资源。
[0032] 如图4所示，在具体应用实例中，=角处理模块包括第二共享硬件，多路选择器1的 输入分别为W3向量的n个元素和aw+i向量的n个元素，当多路选择器使能信号为'0 '时，多路 选择器1选通aw向量的元素输出到乘法器1到乘法器n，多路选择器使能信号为' 1'时，多路 选择器1选通曰邮1向量的元素输出到乘法器巧峨法器n，乘法器e4从多路选择器接收到的 数据作为一个乘数，从外部接收到向量的第e4个元素作为另一个乘数，进行相乘运算后 输出到加法器，加法器从乘法器接收到信号之后进行累加运算，当多路选择器使能信号为 '0'时，累加器输出信号作为=角处理模块的输出信号r化W，当多路选择器使能信号为'1' 时，累加器输出信号作为=角处理模块的输出信号r化W+1。
[0033] 上述=角处理模块用于计算矩阵R位于坐标[j2，j3]和坐标[j2，j3+l]处的元素， 图4与图2、图3的对比可知，计算坐标[j2，j3]处元素值的时间小于第二基本模块和第一基 本模块执行时间的50%，因此在本发明中将计算坐标[j2，j3]处元素值的硬件资源分时复 用，达到节约硬件资源的目的。
[0034] 本发明进一步提供一种基于上述分解装置的分解方法，对一个nXn的矩阵A使用 上述分解装置的电路进行QR分解共需要经过n步，其具体步骤为：
[0035] 步骤Sl:矩阵A的n个列向量ai,......a。作为QR分解模块的输入信号，Eii作为第一个 对角处理模块的输入，对角处理模块的输出为m，和qi，迭代处理模块计算下一次的迭代矩 阵，其输入为曰1和曰^1。'<11+10为正整数），输出为下一次的迭代矩阵曰/。第一步中的各输 出信号的值如式(1)所示；
(丄；
[0036]
[0037] 从步骤Sl可W发现本发明与传统的QR分解方法最大的不同在于，本发明超前一步 计算出了下一次的迭代矩阵，传统的QR分解之所W在第二步计算下一次迭代矩阵是因为迭 代矩阵的计算需要使用到第一步的输出结果，本发明通过对传统方法的改进使用第一步的 输入计算下一次的迭代矩阵，大大提高了 QR分解速度。
[003引步骤S2~Sj步：j大于等于2小于n，将第j-1步输入的信号ajW,......及第j- 1步输出的信号W-i，a产1，……，anW作为第二步的输入信号，其中a产1作为对角处理模块的 输入，用于计算^和屯，第k3个对角处理模块的输入信号为化1，曰山^2和a掛产（当n-j为奇 数时，j3大于等于j小于等于n-1正整数，当n-j为偶数时，j3为大于等于j小于等于n的正整 数），用于计算和，与第一步类似，迭代处理模块用来计算下一次的迭代矩阵， 其输入为ajj-i，......，an^-i，输出为aj+i j，......，曰。^，第涉中各输出如式(2)所不；
[0039]
(2)
[0040] 步骤Sn:将第n-1步的输入SrT2W及第n-1步的输出qn-i和曰。。-1作为输入，其中曰。。-1 作为blockl的输入，blockl的输出为rn,n和qn，qn-i和an。- 2作为blocks的输入，blocks的输出 为rn-l,n，第n步中各输出如式(3)所示；
[0041]
[0042] 由上可知，对于一个nXn的进行QR分解，本发明所提结构仅需要n个时间单元即可 完成，而使用R.-H.Chang等人提出的S角脉动阵列结构需要化-1个时间单元，如对于前述 的4X4的矩阵A，采用本发明进行QR分解，只需要4个时间单元即可完成，相比7个，少了3个 时间单元。因此，本发明所提基于超前迭代的S角脉动阵列结构QR分解可W显著加快QR分 解的速度。
[0043] W上仅是本发明的优选实施方式，本发明的保护范围并不仅局限于上述实施例， 凡属于本发明思路下的技术方案均属于本发明的保护范围。应当指出，对于本技术领域的 普通技术人员来说，在不脱离本发明原理前提下的若干改进和润饰，应视为本发明的保护 范围。
【主权项】
1. 一种基于超前迭代的三角脉动阵列结构QR分解装置，用来对η X η的矩阵A进行QR分 解，其特征在于，它包括对角处理模块，迭代处理模块和三角处理模块;其中，η个对角处理 模块，（η-1) + (η-2)+……+1=ηΧ(η-1)/2个迭代处理模块，当η为偶数时，采用η/2+(η-2) + (η-4) + (η-6)+......+2 = 112/4个三角处理模块，当11为奇数时，采用(11-1) + (11-3) + (11-5)+...... +2= (n+1) (n-1 )/4个三角处理模块;第一个对角处理模块从外部接收到矩阵Α的第一个列 向量ai，计算结果qi和rn作为整个QR分解模块的输出，并将qi输出到下一步的三角处理模 块，在计算过程中计算产生的rd信号输出到第一步中的所有迭代处理模块;第j-Ι个迭代 处理模块将外部接收到矩阵A的第j个列向量其中j大于等于2小于等于n-1，矩阵A的第 一个列向量 &1和第一个对角处理模块输出的作为输入，计算得到下一次迭代矩阵A1的 第j个列向量a/，其中a/作为第二个对角处理模块的输入，A 1的其余列向量作为第二步迭代 处理模块的输入的同时作为第三步三角处理模块的输入；以此类推，最后通过三角处理模 块处理后得到QR分解模块的输出信号r n-1>n。2. 根据权利要求1所述的基于超前迭代的三角脉动阵列结构QR分解装置，其特征在于， 第i个对角处理模块对从第i-Ι步输出的a广 1信号进行计算得到QR分解模块的输出m和qi， 并计算得到了 m2,其中qi向量作为下一步三角处理模块的输入，m2作为第i步中所有迭代 处理模块的输入，迭代处理模块从第i-Ι步接收到列向量af 1信号和au1-1信号，并从对角处 理模块得到ru2信号作为输入，处理之后得到下一次的迭代矩阵A 1的第il个列向量，其中 aw1作为第i+Ι个对角处理模块的输入，A1的其余列向量作为下一步迭代模块输入的同时作 为第i+2步三角处理模块的输入，三角处理模块从第i-Ι步接收到输入信号qii的同时从第 i_2步接收到a1：T2信号和al2+产2信号，处理之后得到QR分解模块的输出信号 Γι-1>ι2信号和 ri-i,i2+i ； 第η个对角处理模块对从n-1步输出的&1^1信号进行处理得到QR分解模块输出信号r nn 和如，第k4个三角处理模块从n-1步接收到信号qn-丨并从n-2步接收到信号an n-2,处理后得到 QR分解模块的输出信号rn-i, n。3. 根据权利要求1或2所述的基于超前迭代的三角脉动阵列结构QR分解装置，其特征在 于，所述对角处理模块包括乘法器、加法器、根号运算器模块及除法器，乘法器e从外部接收 到输入向量^的第e个元素，其中e大于等于1小于等于n，对其进行自乘处理后输出到加法 器，加法器从乘法器1到乘法器η接收到信号，进行累加处理后输出到根号运算器模块的同 时将其作为整个模块的输出信号根号运算器模块从加法器接收到信号之后，进行开平 方处理后输出到除法器1到除法器η作为除法器1到除法器η的除数，同时作为整个模块的输 出信号除法器el从外部接收到输入向量^的第el个元素作为被除数，并将从根号运算 器接收到的信号作为除数，其中el大于等于1小于等于n，运算结果作为整个模块输出向量 qj2的第el个元素。4. 根据权利要求1或2所述的基于超前迭代的三角脉动阵列结构QR分解装置，其特征在 于，所述迭代处理模块包括第一共享硬件，第一共享硬件包含了一个多路选择器和乘法器 到乘法器n，多路选择器为乘法器1到乘法器η选择不同的输入作为乘数，多路选择器从外部 的a j3p向量和除法器的输出信号接收到输入进行选择后输出结果到乘法器1到乘法器η，当 使能信号为'〇'时，乘法器e2从多路选择器接收到的信号作为一个乘数，其中e2大于等于1 小于等于n，从外部接收的a/向量的第e2个元素作为另一个乘数，进行相乘运算后将结果输 出到加法器模块，加法器模块从乘法器1到乘法器η接收到输入信号，进行累加处理之后输 出到除法器模块，除法器从加法器模块接收到的信号作为被除数，从外部接收到的信号rd 作为除数，进行相除运算后输出到多路选择器1的输入，当使能信号为' Γ时，乘法器e2将运 算结果输出到减法器e3,其中e3大于等于1小于等于n，减法器e3从乘法器e2接收到信号作 为减数，从外部接收到ap p信号的第e3个元素作为被减数，进行相减处理后结果作为整个模 块输出信号aj3p+1向量的第e3个元素。5. 根据权利要求4所述的基于超前迭代的三角脉动阵列结构QR分解装置，其特征在于， 所述三角处理模块包括第二共享硬件，多路选择器1的输入分别为a j3向量的η个元素和aj3+1 向量的η个元素，当多路选择器使能信号为'〇 '时，多路选择器1选通aj3向量的元素输出到乘 法器1到乘法器η，多路选择器使能信号为' Γ时，多路选择器1选通aj3+1向量的元素输出到 乘法器1到乘法器η，乘法器e4从多路选择器接收到的数据作为一个乘数，从外部接收到q j2 向量的第e4个元素作为另一个乘数，进行相乘运算后输出到加法器，加法器从乘法器接收 到信号之后进行累加运算，当多路选择器使能信号为' 〇 '时，累加器输出信号作为三角处理 模块的输出信号，当多路选择器使能信号为' Γ时，累加器输出信号作为三角处理模块 的输出信号rj2,j3+l。6. -种基于上述权利要求1~5中任意一项分解装置的QR分解方法，其特征在于，步骤 为： 步骤S1:矩阵A的η个列向量ai,......an作为QR分解模块的输入信号，ai作为第一个对角 处理模块的输入，对角处理模块的输出为rnJPqi，迭代处理模块计算下一次的迭代矩阵， 其输入为ai和aj，其中1〈 j〈n+l，j为正整数，输出为下一次的迭代矩阵a/; 步骤S2~Sj步：j大于等于2小于n，将第j-1步输入的信号wM，……，anM以及第j-Ι步 输出的信号……d，1作为第二步的输入信号，其中a，1作为对角处理模块的输 入，用于计算rjj和qj，第k3个对角处理模块的输入信号为qj-i，aj3 j-2和aj3+ij-2;当n-j为奇数 时，j3大于等于j小于等于n-1正整数，当n-j为偶数时，j3为大于等于j小于等于η的正整数； 用于计算和n- lu3+1，与第一步类似，迭代处理模块用来计算下一次的迭代矩阵，其输 入为\......，an j S输出为a」+ij，......，anj; 步骤Sn:将第n-1步的输入a，2以及第n-1步的输出qw和a，1作为输入，其中a， 1作为 blockl的输入，blockl的输出为rn,n和qn，qn-1和a nn-2作为block3的输入，block3的输出为 Γη-1, η 〇
【文档编号】H04B7/04GK105846873SQ201610173392
【公开日】2016年8月10日
【申请日】2016年3月24日
【发明人】邢座程, 刘苍, 原略超, 唐川, 张洋, 王庆林, 王 锋, 汤先拓, 危乐, 吕朝, 董永旺
【申请人】中国人民解放军国防科学技术大学