一种视频播出方法及装置的制造方法
【专利摘要】本发明涉及视频处理领域，尤其涉及一种视频播出方法及装置，用以解决DSP占用了输入板中信号采集的槽位，导致信号采集路数变少，以及没有充分利用DSP的解码性能的问题。本发明实施例提供的视频播出方法包括：通过多屏控制器的输出板接收多个网络视频内容，输出板中设置有数字信号处理器DSP和可编程逻辑器件FPGA；采用DSP对所述多个网络视频内容进行解码，将解码后的多个网络视频内容拼接成一路网络视频后输出到FPGA中；并，采用FPGA将从交换芯片接收的多个本地视频内容拼接成一路本地视频；采用FPGA将拼接的本地视频和所述DSP拼接的网络视频进行叠加后得到叠加视频，将该叠加视频输出至显示屏幕进行播出。
【专利说明】
一种视频播出方法及装置
技术领域
[0001 ] 本发明涉及视频处理领域，尤其涉及一种视频播出方法及装置。
【背景技术】
[0002]随着网络视频编解码技术的发展，多屏控制器由只对多个本地视频内容进行拼接后上墙显示，发展到将多个本地视频内容和多个网络视频内容叠加后进行上墙显示，以实现本地视频和网络视频的多画面混合播出。
[0003]如图1所示，为多屏控制器实现多屏播出的系统架构示意图。部署在输入板中的数字信号处理器(Digital Signal Processing，DSP)通过网络获取网络视频后，对其进行解码后输出到现场可编程门阵列(Field — Programmable Gate Array，FPGA)，FPGA对解码后的网络视频进行数据格式转换后传输到交换板的交换芯片，并通过背板传送到输出板；本地视频也通过输入板输入后，经交换芯片到达输出板；在输出板中，采用FPGA将本地视频和网络视频进行缩放、叠加处理后输出到一个屏幕上进行显示播出。
[0004]基于上述处理流程可知，首先，DSP是部署在输入板中的，会占用输入板中进行信号采集的槽位，当有解码需求时，信号采集路数就会变少；其次，由于受到输入板中DSP输出口的限制，一个DSP通常只能对两路视频进行解码，远远没有充分利用DSP的解码性能。
【发明内容】
[0005]本发明实施例提供一种视频播出方法及装置，用以解决DSP占用了输入板中信号采集的槽位，导致信号采集路数变少，以及没有充分利用DSP的解码性能的问题。
[0006]本发明实施例提供一种视频播出方法，包括:
[0007]通过多屏控制器的输出板接收多个网络视频内容；所述输出板中设置有数字信号处理器DSP和可编程逻辑器件FPGA ;
[0008]采用所述输出板中的DSP对所述多个网络视频内容进行解码，将解码后的多个网络视频内容拼接成一路网络视频后输出到所述输出板中的FPGA中；并，采用所述FPGA将从交换芯片接收的多个本地视频内容拼接成一路本地视频；
[0009]采用FPGA将拼接的所述本地视频和所述DSP拼接的所述网络视频进行叠加后得到叠加视频，将该叠加视频输出至显示屏幕进行播出。
[0010]可选地，所述采用所述FPGA将从交换芯片接收的多个本地视频内容拼接成一路本地视频，包括:
[0011 ] 根据本地视频内容和网络视频内容在显示屏幕上的布局，采用所述FPGA将每个本地视频内容中会被所述网络视频覆盖的部分内容进行删除处理，将进行删除处理后的多个本地视频内容拼接成一路包含所述进行删除处理后的多个本地视频内容和背景内容的本地视频。
[0012]可选地，所述背景内容为透明色内容。
[0013]可选地，所述采用FPGA将拼接的所述本地视频和所述DSP拼接的所述网络视频进行叠加后得到叠加视频，包括:
[0014]在拼接的所述本地视频的背景内容所在位置处填充拼接后的所述网络视频的内容，得到所述叠加视频。
[0015]可选地，所述输出板中的DSP与交换芯片相连；
[0016]所述采用所述输出板中的DSP对所述多个网络视频内容进行解码后，还包括:
[0017]如果需要在其它显示屏幕上播出所述多个网络视频内容，则将解码后的多个网络视频内容通过所述DSP传输到交换芯片上，再通过交换芯片将所述解码后的多个网络视频内容传输到与所述其它显示屏幕连接的输出板中。
[0018]本发明实施例提供一种用于视频播出的输出板，包括:
[0019]输入端口，用于接收多个网络视频内容，并将接收的多个网络视频内容传输至数字信号处理器DSP;
[0020]所述DSP，用于对所述多个网络视频内容进行解码，将解码后的多个网络视频内容拼接成一路网络视频后输出到所述输出板中的可编程逻辑器件FPGA中；
[0021]所述FPGA，用于将从交换芯片接收的多个本地视频内容拼接成一路本地视频；将拼接的所述本地视频和所述DSP拼接的所述网络视频进行叠加后得到叠加视频，将该叠加视频输出至显示屏幕进行播出。
[0022]本发明实施例中，将进行网络视频解码的DSP部署在输出板中，并且，DSP在对多个网络视频内容进行解码后，首先将解码后的多个网络视频内容拼接成一路网络视频，将拼接好的一路网络视频输出到输出板中的FPGA中，这样，FPGA可以在将从交换芯片接收的多个本地视频内容拼接成一路本地视频后，可以直接将一路本地视频和DSP拼接好的一路网络视频进行叠加后输出。本发明实施例将DSP部署在输出板中，可以避免占用输入板中进行信号采集的槽位，为信号输入节省了采集路数；由于DSP部署在输出板中，DSP进行解码不再受到输出口的限制，可以充分利用DSP的解码性能；并且，在本发明实施例中，DSP除了解码外，还可以进行视频的拼接，从而可以充分利用DSP除解码外的其它功能，充分利用了 DSP资源。
【附图说明】
[0023]图1为多屏控制器实现多屏播出的系统架构示意图；
[0024]图2(a)为本发明实施例中多屏控制器实现多屏播出的系统架构示意图；
[0025]图2 (b)为设置有DSP和FPGA的输出板的结构示意图；
[0026]图3为本发明实施例一提供的视频播出方法流程图；
[0027]图4(a)为对多个解码后的网络视频内容进行拼接后的网络视频在显示屏幕上的布局不意图；
[0028]图4(b)为对多个解码后的本地视频内容进行拼接后的本地视频在显示屏幕上的布局不意图；
[0029]图4(c)为根据本地视频内容在显示屏幕上的布局，将处理后的本地视频内容拼接成一路本地视频的示意图；
[0030]图4(d)为将本地视频和网络视频叠加后的显示效果示意图；
[0031]图5为本发明实施例二提供的视频播出方法流程图；
[0032]图6为本发明实施例提供的用于视频播出的输出板结构示意图。
【具体实施方式】
[0033]本发明实施例的基本思想是:将进行网络视频解码的DSP部署在输出板中，并且，DSP在对多个网络视频内容进行解码后，首先将解码后的多个网络视频内容拼接成一路网络视频，将拼接好的一路网络视频输出到输出板中的FPGA中，这样，FPGA可以在将从交换芯片接收的多个本地视频内容拼接成一路本地视频后，可以直接将一路本地视频和DSP拼接好的一路网络视频进行叠加后输出。本发明实施例将DSP部署在输出板中，可以避免占用输入板中进行信号采集的槽位，为信号输入节省了采集路数；由于DSP部署在输出板中，DSP进行解码不再受到输出口的限制，可以充分利用DSP的解码性能；并且，在本发明实施例中，DSP除了解码外，还可以进行视频的拼接，从而可以充分利用DSP除解码外的其它功能，充分利用了 DSP资源。
[0034]下面结合说明书附图对本发明实施例作进一步详细描述。
[0035]如图2(a)所示，为本发明实施例中多屏控制器实现多屏播出的系统架构示意图；该多屏控制器包括主控板、输入板、交换板和输出板；其中，主控板与输入板、交换板和输出板相连，负责控制视频信号的输入、处理和输出。输入板和输出板可以分别有多个，其中至少一个输出板为实现本发明实施例功能的输出板，该输出板中设置有DSP和FPGA ;如图2 (b)所示，为设置有DSP和FPGA的输出板的结构示意图。其中，DSP用于对从输出板输入的多个网络视频内容进行解码后拼接成一路网络视频，并将拼接后的网络视频输出至FPGA中。输入板用于接收多个本地视频内容，并采用内置的FPGA对多个本地视频内容打包通过交换板中的交换芯片传输至输出板(实现本发明实施例功能的输出板)中的FPGA。FPGA将多个本地视频内容拼接成一路本地视频后，将拼接的本地视频与DSP拼接的网络视频叠加在一起输出至显示屏。
[0036]除此之外，为了实现上述设置有DSP的输出板中的网络视频的跨屏播出，可以将该输出板中的DSP与交换芯片直接相连，DSP将解码后的网络视频通过交换芯片传输至其它输出板上，其它输出板上的FPGA将其与从交换芯片接收的本地视频进行叠加显示。
[0037]基于上述系统架构，本发明实施例提供了以下视频播出方法及装置，现在对本发明各个发明点进行详细描述。
[0038]实施例一
[0039]如图3所示，为本发明实施例一提供的视频播出方法流程图，包括以下步骤:
[0040]S301:通过多屏控制器的输出板接收多个网络视频内容；所述输出板中设置有DSP 和 FPGA0
[0041]该步骤中，在主控板的控制下，将通过网络获取的多个网络视频内容输入到输出板中；这里，每个网络视频内容为一段连续播出的视频流。
[0042]S302:采用所述输出板中的DSP对所述多个网络视频内容进行解码，将解码后的多个网络视频内容拼接成一路网络视频后输出到所述输出板中的FPGA中；并，采用所述FPGA将从交换芯片接收的多个本地视频内容拼接成一路本地视频。
[0043]该步骤中，DSP对输入到输出板中的多个网络视频内容进行解码，并根据这多个网络视频内容在显示屏幕(如电视墙)上的布局，将这多个网络视频内容进行缩放后拼接成一路网络视频，将拼接的网络视频通过BT1120 口输出至FPGA，如图4(a)所示，为对多个解码后的网络视频内容进行拼接后的网络视频在显示屏幕上的布局示意图。
[0044]在FPGA中，首先从交换芯片接收到多个本地视频内容，根据这多个本地视频内容在显示屏幕上的布局，将这多个本地视频内容进行缩放、拼接成一路本地视频，如图4(b)所示，为对多个解码后的本地视频内容进行拼接后的本地视频在显示屏幕上的布局示意图。
[0045]S303:采用FPGA将拼接的所述本地视频和所述DSP拼接的所述网络视频进行叠加后得到网络视频和本地视频的叠加视频，将该叠加视频输出至显示屏幕进行播出。
[0046]该步骤中，FPGA将拼接的本地视频和网络视频两路视频叠加成一路视频。为了保证本地视频和网络视频叠加后的正常播出，需要在本地视频内容和网络视频内容的重叠位置处，只播出一种视频内容。基于此，本发明实施例给出了以下实施方式:
[0047]在S302中，采用所述FPGA将从交换芯片接收的多个本地视频内容拼接成一路本地视频，包括:
[0048]根据本地视频内容和网络视频内容在显示屏幕上的布局，采用所述FPGA将每个本地视频内容中会被所述网络视频覆盖的部分内容进行删除处理，将进行删除处理后的多个本地视频内容拼接成一路包含所述进行删除处理后的多个本地视频内容和背景内容的本地视频。
[0049]相应地，S303中，采用FPGA将拼接的所述本地视频和所述DSP拼接的所述网络视频进行叠加后得到叠加视频，包括:
[0050]在拼接的所述本地视频的背景内容所在位置处填充拼接后的所述网络视频的内容，得到所述叠加视频。
[0051]这里，在FPGA中，将本地视频内容会被网络视频内容覆盖的位置处显示的部分视频内容作删除处理，如图4(c)所示。根据本地视频内容在显示屏幕上的布局，将处理后的本地视频内容拼接成一路本地视频，其中，在拼接后的本地视频中，未被本地视频内容覆盖的位置处填充背景内容，为了保证叠加后网络视频内容的正常显示，可以将背景内容填充为透明色内容。在进行拼接后的网络视频与本地视频的叠加时，在本地视频填充为透明色的背景内容处填充网络视频内容，如此，便实现了本地视频和网络视频的叠加，并保证了本地视频和网络视频的显示效果。如图4(d)所示，为将本地视频和网络视频叠加后的显示效果示意图。
[0052]实施例二
[0053]为了网络视频的跨屏播出，可以将输出板中的DSP与交换芯片直接相连，DSP将解码后的网络视频通过交换芯片传输至其它输出板上，其它输出板上的FPGA将其与从交换芯片接收的本地视频进行叠加显示。
[0054]如图5所示，为本发明实施例二提供的视频播出方法流程图，包括以下步骤:
[0055]S501:通过多屏控制器的输出板接收多个网络视频内容；所述输出板中设置有DSP 和 FPGA0
[0056]S502:采用所述输出板中的DSP对所述多个网络视频内容进行解码，将解码后的多个网络视频内容拼接成一路网络视频后输出到所述输出板中的FPGA中；如果需要在其它显示屏幕上播出所述多个网络视频内容，则将解码后的多个网络视频内容通过所述DSP传输到交换芯片上，再通过交换芯片将所述解码后的多个网络视频内容传输到与所述其它显示屏幕连接的输出板中。
[0057]在具体实施过程中，DSP可以将解码后的多个网络视频内容直接传输到连接的交换芯片中，再通过交换芯片传输到其它输出板中，由其它输出板中的DSP或者FPGA按照这些网络视频内容在其它显示屏幕上的布局，对其进行缩放、拼接。其它输出板可以直接将拼接后的网络视频输出至显示屏幕，也可以将其与本地视频叠加后输出至显示屏幕同时播出。
[0058]或者，如果这些网络视频内容在开始进入的输出板对应的显示屏幕上的布局，与在其它显示屏幕上的布局相同，则DSP可以直接将完成拼接后的一路网络视频传输到交换芯片中，由交换芯片将该拼接后的网络视频传输到其它输出板中，其它输出板可以直接将其输出至显示显示屏幕，也可以将其与本地视频叠加后输出至显示屏幕同时播出。
[0059]S503:根据本地视频内容和网络视频内容在显示屏幕上的布局，采用所述FPGA将每个本地视频内容中会被所述网络视频覆盖的部分内容进行删除处理，将进行删除处理后的多个本地视频内容拼接成一路包含所述进行删除处理后的多个本地视频内容和背景内容的本地视频，该背景内容为透明色内容。
[0060]S504:采用FPGA，在拼接的所述本地视频的背景内容所在位置处填充拼接后的所述网络视频的内容，得到叠加视频，将该叠加视频输出至显示屏幕进行播出。
[0061]基于同一发明构思，本发明实施例中还提供了一种与视频播出方法对应的用于视频播出的输出板，由于该输出板解决问题的原理与本发明实施例的视频播出方法相似，因此该装置的实施可以参见方法的实施，重复之处不再赘述。
[0062]如图6所示，为本发明实施例提供的用于视频播出的输出板60结构示意图，包括:
[0063]输入端口 61，用于接收多个网络视频内容，并将接收的多个网络视频内容传输至数字信号处理器DSP ;
[0064]所述DSP 62，用于对所述多个网络视频内容进行解码，将解码后的多个网络视频内容拼接成一路网络视频后输出到所述输出板中的可编程逻辑器件FPGA中；
[0065]所述FPGA 63，用于将从交换芯片接收的多个本地视频内容拼接成一路本地视频；将拼接的所述本地视频和所述DSP拼接的所述网络视频进行叠加后得到叠加视频，输送至输出端口 64 ;
[0066]输出端口 64，用于将所述叠加视频输出至显示屏幕进行播出。
[0067]可选地，所述FPGA 63具体用于根据以下步骤将从交换芯片接收的多个本地视频内容拼接成一路本地视频，包括:
[0068]根据本地视频内容和网络视频内容在显示屏幕上的布局，采用所述FPGA将每个本地视频内容中会被所述网络视频覆盖的部分内容进行删除处理，将进行删除处理后的多个本地视频内容拼接成一路包含所述进行删除处理后的多个本地视频内容和背景内容的本地视频。
[0069]可选地，所述背景内容为透明色内容。
[0070]可选地，所述FPGA 63具体用于根据以下步骤将拼接的所述本地视频和所述DSP拼接的所述网络视频进行叠加:
[0071]在拼接的所述本地视频的背景内容所在位置处填充拼接后的所述网络视频的内容，得到所述叠加视频。
[0072]可选地，所述输出板中的DSP 62与交换芯片相连；
[0073]所述DSP62还用于，如果需要在其它显示屏幕上播出所述多个网络视频内容，则在对所述多个网络视频内容进行解码后，将解码后的多个网络视频内容传输到交换芯片上，通过所述交换芯片将所述解码后的多个网络视频内容传输到与所述其它显示屏幕连接的输出板中。
[0074]本领域内的技术人员应明白，本发明的实施例可提供为方法、系统、或计算机程序产品。因此，本发明可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
[0075]本发明是参照根据本发明实施例的方法、装置(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
[0076]这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
[0077]这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
[0078]尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
[0079]显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
【主权项】
1.一种视频播出方法，其特征在于，该方法包括: 通过多屏控制器的输出板接收多个网络视频内容；所述输出板中设置有数字信号处理器DSP和可编程逻辑器件FPGA ; 采用所述输出板中的DSP对所述多个网络视频内容进行解码，将解码后的多个网络视频内容拼接成一路网络视频后输出到所述输出板中的FPGA中；并，采用所述FPGA将从交换芯片接收的多个本地视频内容拼接成一路本地视频； 采用FPGA将拼接的所述本地视频和所述DSP拼接的所述网络视频进行叠加后得到叠加视频，将该叠加视频输出至显示屏幕进行播出。2.如权利要求1所述的方法，其特征在于，所述采用所述FPGA将从交换芯片接收的多个本地视频内容拼接成一路本地视频，包括: 根据本地视频内容和网络视频内容在显示屏幕上的布局，采用所述FPGA将每个本地视频内容中会被所述网络视频覆盖的部分内容进行删除处理，将进行删除处理后的多个本地视频内容拼接成一路包含所述进行删除处理后的多个本地视频内容和背景内容的本地视频。3.如权利要求2所述的方法，其特征在于，所述背景内容为透明色内容。4.如权利要求2或3所述的方法，其特征在于，所述采用FPGA将拼接的所述本地视频和所述DSP拼接的所述网络视频进行叠加后得到叠加视频，包括: 在拼接的所述本地视频的背景内容所在位置处填充拼接后的所述网络视频的内容，得到所述叠加视频。5.如权利要求1所述的方法，其特征在于，所述输出板中的DSP与交换芯片相连； 所述采用所述输出板中的DSP对所述多个网络视频内容进行解码后，还包括: 如果需要在其它显示屏幕上播出所述多个网络视频内容，则将解码后的多个网络视频内容通过所述DSP传输到交换芯片上，再通过交换芯片将所述解码后的多个网络视频内容传输到与所述其它显示屏幕连接的输出板中。6.一种用于视频播出的输出板，其特征在于，该输出板包括: 输入端口，用于接收多个网络视频内容，并将接收的多个网络视频内容传输至数字信号处理器DSP; 所述DSP，用于对所述多个网络视频内容进行解码，将解码后的多个网络视频内容拼接成一路网络视频后输出到所述输出板中的可编程逻辑器件FPGA中； 所述FPGA，用于将从交换芯片接收的多个本地视频内容拼接成一路本地视频；将拼接的所述本地视频和所述DSP拼接的所述网络视频进行叠加后得到叠加视频，输送至输出端P ; 输出端口，用于将所述叠加视频输出至显示屏幕进行播出。7.如权利要求6所述的输出板，其特征在于，所述FPGA具体用于根据以下步骤将从交换芯片接收的多个本地视频内容拼接成一路本地视频，包括: 根据本地视频内容和网络视频内容在显示屏幕上的布局，采用所述FPGA将每个本地视频内容中会被所述网络视频覆盖的部分内容进行删除处理，将进行删除处理后的多个本地视频内容拼接成一路包含所述进行删除处理后的多个本地视频内容和背景内容的本地视频。8.如权利要求7所述的输出板，其特征在于，所述背景内容为透明色内容。9.如权利要求7或8所述的输出板，其特征在于，所述FPGA具体用于根据以下步骤将拼接的所述本地视频和所述DSP拼接的所述网络视频进行叠加: 在拼接的所述本地视频的背景内容所在位置处填充拼接后的所述网络视频的内容，得到所述叠加视频。10.如权利要求6所述的输出板，其特征在于，所述输出板中的DSP与交换芯片相连； 所述DSP还用于，如果需要在其它显示屏幕上播出所述多个网络视频内容，则在对所述多个网络视频内容进行解码后，将解码后的多个网络视频内容传输到交换芯片上，通过所述交换芯片将所述解码后的多个网络视频内容传输到与所述其它显示屏幕连接的输出板中。
【文档编号】H04N21/431GK105898558SQ201510038761
【公开日】2016年8月24日
【申请日】2015年1月26日
【发明人】王佑卿, 陆振善, 余鸿浩, 郭彦华, 史为平, 李迪, 刘洪高, 朱晓菲, 娄陆敬, 张兴明
【申请人】浙江大华技术股份有限公司