点线控制接口的制作方法
【专利摘要】本发明公开了一种点线控制接口，包括串行接口、信息处理器、输出FIFO、输入FIFO、总线收发器、地址编译器和PC总线，所述信息处理器分别与输出FIFO和输入FIFO连接，输出FIFO和输入FIFO分别与串行接口连接，所述总线发射器连接PC总线，总线发射器还分别与输出FIFO和输入FIFO相连，所述地址编码器分别与PC总线相连，地址编码器还与总线收发器相连。设置的地址编译器控制总线收发器有目标的读取和分配数据，设置的输出FIFO和输入FIFO,为信息处理器提供缓冲器，并且将数据有序的送入信息处理器，有利于保证数据信号的传输质量。
【专利说明】
点线控制接口
技术领域
[0001]本发明涉及调制解调器与计算机之间通信连接电路领域，特别是涉及一种点线控制接口。
【背景技术】
[0002]随着网络技术的发展，网络技术已成功运用于视频会议。视频会议的多点控制单元(M C U)是视频会议系统的核心设备，所有参与会议的终端可与M C U建立一对一的连接，HOST终端负责采集所在会场的声音和图像，然后经编码后传输到MCU，由MCU根据当前视频会议的模式确定对音视频信号的处理方式和转发逻辑，最后将处理后的音视频数据再发送到每一个与会者。集中式多点视频会议中的MCU集多点视频会议控制器(MC)和多点视频会议处理器(MP)于一身，它既有组织和管理会议的功能，同时负责所有参会者的声音和图像的处理和切换。
[0003]MUC的通信接口实现视频会议主席PC与各会场HOST数据收发端通信连接，实现主席PC与各会场HOST之间数据的高速处理和收发，有益于提高视频会议的数据传输质量。
【发明内容】
[0004]针对上述实现主席PC与各会场HOST之间数据的高速处理和收发，有益于提高视频会议的数据传输质量的问题，本发明提供了一种点线控制接口。
[0005]为达到上述目的，本发明提供的点线控制接口通过以下技术要点来解决问题:点线控制接口，包括串行接口、信息处理器、输出FIFO、输入FIFO、地址编译器和PC总线，所述信息处理器分别与输出FIFO和输入FIFO连接，输出FIFO和输入FIFO分别与串行接口连接，所述总线发射器连接PC总线，总线发射器还分别与输出FIFO和输入FIFO相连，所述地址编码器分别与PC总线相连。
[0006]串行接口连接调制解调器(Modem)，调制解调器输入的串行数据格式为2_8_1_Ν，BP2 bit起始位，8 bit数据，Ibit停止位，无奇偶校验。8 bit数据在串行接口到输入FIFO过程中被分离并对之进行串/并变换后存入输入输入FIFO(先入先出)堆栈，再经信息处理器完成数据译码，最后由总线收发器向PC总线输入数据;微机向串行接口输出数据执行上述相反的操作，最后由串行接口将之输出到Modem;设置的地址编译器旨在接收由PC总线输入地址控制信号，向总线收发器提供指定的地址以便总线收发器有目标的读取和分配数据。
[0007]进一步的，还包括命令处理器和总线收发器，所述命令处理器分别与PC总线，总线收发器、地址编译器和信息处理器相连。
[0008]设置的命令处理器旨在接收PC总线的控制信号即C源代码，并将C源代码转换成能够被目标处理器，即总线收发器、地址编译器和信息处理器识别的汇编命令，以达到重新书写目标处理器描述文件的目的，即达到控制总线收发器、地址编译器和信息处理器运行状态的目的。
[0009]优选的，所述串行接口为RS-232接口。
[0010]RS232接口是计算机标准配置的通信接口，便于MCU接口电路与Modem之间的方便连接，同时，RS232接口可以通过超级终端查看串口的数据，便于使用PC机对线路进行检测分析。
[0011 ] 优选的，所述信息处理器为8031处理器。
[0012]在满足对视频数据、音频数据和简单控制信号传输运算能力要求的前提下，嵌入成熟稳定的8031处理器，既可以控制MCU接口电路的成本，同时保证信息处理器运行稳定。
[0013]优选的，所述总线收发器为74LS245芯片。
[0014]74LS245为8路同相三态双向总线收发器，可双向传输数据，还具有双向三态功能，既可以输出，也可以输入数据。
[0015]优选的，所述命令处理器为C0RTEX-M3或CORTEX 3739。
[0016]C0RTEX-M3或CORTEX 3739具有相比于传统单片机领域中通用32位CPU更快的中断速度，便于及时书写目标处理器的描述文件。
[0017]本发明具有以下有益效果:
所述的点线控制接口实现连接在远程HOST上的调制解调器与主席PC之间的物理连接，设置的输出FIFO和输入FIFO，为信息处理器提供缓冲器，并且将数据有序的送入信息处理器，有利于保证数据信号的传输质量;设置的命令处理器，旨在达到主席PC能随时控制总线收发器、地址编译器和信息处理器运行状态的目的。
【附图说明】
[0018]图1为本发明所述的点线控制接口实施例1的拓扑图。
[0019]图2是本发明所述的点线控制接口实施例2的拓扑图。
【具体实施方式】
[0020]下面结合实施例对本发明作进一步的详细说明，但是本发明的结构不仅限于以下实施例。
[0021]实施例1:
如图1所示，点线控制接口，包括串行接口、信息处理器、输出FIF0、输入FIFO、总线收发器、地址编译器和PC总线，所述信息处理器分别与输出FIFO和输入FIFO连接，输出FIFO和输入FIFO分别与串行接口连接，所述总线发射器连接PC总线，总线发射器还分别与输出FIFO和输入FIFO相连，所述地址编码器分别与PC总线相连，地址编码器还与总线收发器相连。
[0022]串行接口连接调制解调器(Modem)，调制解调器输入的串行数据格式为2-8-1-N，BP2 bit起始位，8 bit数据，Ibit停止位，无奇偶校验。8 bit数据在串行接口到输入FIFO过程中被分离并对之进行串/并变换后存入输入输入FIFO(先入先出)堆栈，再经信息处理器完成数据译码，最后由总线收发器向PC总线输入数据;微机向串行接口输出数据执行上述相反的操作，最后由串行接口将之输出到Modem;设置的地址编译器旨在接收由PC总线输入地址控制信号，向总线收发器提供指定的地址以便总线收发器有目标的读取和分配数据。
[0023]实施例2:
本实施例在实施例1的基础上作进一步改进，如图2所示，点线控制接口，还包括命令处理器，所述命令处理器分别与PC总线，总线收发器、地址编译器和信息处理器相连。设置的命令处理器旨在接收PC总线的控制信号即C源代码，并将C源代码转换成能够被目标处理器，即总线收发器、地址编译器和信息处理器识别的汇编命令，以达到重新书写目标处理器描述文件的目的，即达到控制总线收发器、地址编译器和信息处理器运行状态的目的。
【主权项】
1.点线控制接口，其特征在于: 包括串行接口、信息处理器、输出FIFO、输入FIFO、地址编译器和PC总线； 所述信息处理器分别与输出FIFO和输入FIFO连接，输出FIFO和输入FIFO分别与串行接口连接； 所述总线发射器连接PC总线，总线发射器还分别与输出FIFO和输入FIFO相连； 所述地址编码器分别与PC总线相连。2.根据权利要求1所述的点线控制接口，其特征在于: 还包括命令处理器和总线收发器，所述命令处理器分别与PC总线，总线收发器、地址编译器和信息处理器相连。3.根据权利要求1或2所述的点线控制接口，其特征在于: 所述串行接口为RS-232接口。4.根据权利要求1或2所述的点线控制接口，其特征在于: 所述信息处理器为8031处理器。5.根据权利要求2所述的点线控制接口，其特征在于: 所述总线收发器为74LS245芯片。6.根据权利要求2所述的点线控制接口，其特征在于: 所述命令处理器为C0RTEX-M3或CORTEX 3739。
【文档编号】H04N7/15GK105915838SQ201610380429
【公开日】2016年8月31日
【申请日】2016年6月1日
【发明人】不公告发明人
【申请人】湖南博广信息科技有限公司