一种td-lte同步模块的制作方法

文档序号:10808298阅读:975来源:国知局
一种td-lte同步模块的制作方法
【专利摘要】一种TD?LTE同步模块,包括基板,其特征在于:基板上集成有3G/4G终端基带处理芯片、3G/4G RF Transceiver电路、ARM处理器、Mini?Pice接口总成;所述3G/4G RF Transceiver电路和所述3G/4G终端基带处理芯片电信号连接,所述3G/4G终端基带处理芯片和所述ARM处理器电信号连接,所述ARM处理器和所述Mini?Pice接口总成电信号连接;所述3G/4G RF Transceiver电路上还连接有天线。
【专利说明】
一种TD-LTE同步模块
技术领域
[0001]本实用新型涉及一种电子电路,尤其涉及一种TD-LTE同步模块。
【背景技术】
[0002]随着TD-LTE系统在我国的商用,该信号制式基站的延伸应用越来越多。很多网络设备不具备解调该信号的能力,导致无法有效的控制设备上下行链路的切换,导致链路堵塞,甚者功放烧毁。同步系统的好坏直接影响到TD-LTE网络的商用性能。传统的同步方案主要有两种方式,一种是射频检波方案,另一种是FPGA解下行信号方式:射频检波方案在无线信号弱的场景下,检错概率高,提取的TDD信号很不稳定;就算在信号良好的情况下,虽可检测出稳定的TDD同步信号,但是无法获得上下行帧结构和特殊子帧结构,因此也无法恢复准确的第一转换点和第二转换点。FPGA解调下行信号方式需要手工配置时隙配比和特殊子帧结构,才可以恢复准确的第一转换点和第二转换点,灵活性差,维护成本高;如果系统本身有FPGA,则成本适中,否则硬件成本高。
【实用新型内容】
[0003]本实用新型所要解决的技术问题在于,提供一种新型的基于TD-LTE基带芯片的同步模块。本实用新型采用如下的技术方案。
[0004]一种TD-LTE同步模块,包括基板,其特征在于:基板上集成有3G/4G终端基带处理芯片、3G/4G RF Transceiver电路、ARM处理器、Min1-Pice接口总成;所述3G/4G RFTransceiver电路和所述3G/4G终端基带处理芯片电信号连接,所述3G/4G终端基带处理芯片和所述ARM处理器电信号连接,所述ARM处理器和所述Min1-Pice接口总成电信号连接;所述3G/4G RF Transceiver电路上还连接有天线;所述Min1-Pice接口总成包括电源接口、USB接口、UART接口、GP1接口、US頂接口 ;所述天线包括主集天线和副集天线。
[0005]实施本实用新型的有益效果在于:本模块包括3G/4G终端基带处理芯片、3G/4GRFTransceiver电路、内嵌ARM等三大功能电路。其中3G/4G终端基带处理芯片完成TD-SCDMA/TD-LTE终端基带处理功能,3G/4G RF Transceiver电路可支持多频段的射频收发处理;内嵌ARM则完成应用层协议处理;自动完成TD-LTE/TD-SCDMA无线网络的小区搜索和无线信令处理,得到精确的TDD上下行时隙timing、上下行时隙比等信息,通过GP1接口将上下行时隙指示信号输出,可以提供TD-SCDMA和TD-LTE网络的高速数据接入服务。
【附图说明】
[0006]附图1为本实用新型的同步功能框图。
[0007]附图2为本实用新型3G/4G终端基带处理芯片电路原理图。
【具体实施方式】
[0008]一种TD-LTE同步模块,包括基板,其特征在于:基板上集成有3G/4G终端基带处理芯片、3G/4G RF Transceiver电路、ARM处理器、Min1-Pice接口总成;所述3G/4G RFTransceiver电路和所述3G/4G终端基带处理芯片电信号连接,所述3G/4G终端基带处理芯片和所述ARM处理器电信号连接,所述ARM处理器和所述Min1-Pice接口总成电信号连接;所述3G/4G RF Transceiver电路上还连接有天线;所述Min1-Pice接口总成包括电源接口、USB接口、UART接口、GP1接口、US頂接口 ;所述天线包括主集天线和副集天线。
[0009]本模块包括3G/4G终端基带处理芯片、3G/4G RF Transceiver电路、内嵌ARM处理器等三大功能电路。其中3G/4G终端基带处理芯片完TD-SCDMA/TD-LTE终端基带处理功能,3G/4G RF Transceiver电路可支持多频段的射频收发处理;内嵌ARM则完成应用层协议处理;自动完成TD-LTE/TD-SCDMA无线网络的小区搜索和无线信令处理,得到精确的TDD上下行时隙timing、上下行时隙比等信息,本实施例提供的TDD-LTE、同步模块,空口射频信号通过主集天线和副集天线进入模块的3G/4G RF Transceiver芯片电路变换为基带信号,输送至3G/4G终端基带处理芯片,通过内部ARM处理器接收端解调算法的处理,得到上下行时隙比,并通过数据接口将相应的信号输出。
[0010]以上对本发明实施例进行了详细介绍,对于本领域的一般技术人员,依据本发明实施例的思路,在【具体实施方式】及应用范围上均会有改变之处,综上所述,本说明书内容不应理解为对本发明的限制。
【主权项】
1.一种TD-LTE同步模块,包括基板,其特征在于:基板上集成有3G/4G终端基带处理芯片、3G/4G RF Transceiver 电路、ARM 处理器、Min1-Pice 接口总成;所述 3G/4G RFTransceiver电路和所述3G/4G终端基带处理芯片电信号连接,所述3G/4G终端基带处理芯片和所述ARM处理器电信号连接,所述ARM处理器和所述Min1-Pice接口总成电信号连接;所述3G/4G RF Transceiver电路上还连接有天线。2.根据权利要求1所述的一种TD-LTE同步模块,其特征在于:所述Min1-P i ce接口总成包括电源接口、USB接口、UART接口、GP1接口、USIM接口。3.根据权利要求1所述的一种TD-LTE同步模块,其特征在于:所述天线包括主集天线和副集天线。
【文档编号】H04W56/00GK205491179SQ201620236949
【公开日】2016年8月17日
【申请日】2016年3月28日
【发明人】庄峰
【申请人】厦门市合佳兴电子有限公司
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1