专利名称：一种将耦合器集成设计于印制电路板内的实现方法
技术领域：
本发明涉及印制电路板，具体涉及一种将耦合器集成设计于印制电路板内的实现方法。
背景技术：
耦合器器件是一种纯微波无源器件。耦合器器件的原理早在十九世纪五十年代时就在有关的微波杂志中发表过但鉴于耦合器器件仿真设计难度大、需要合适厚度精度的超薄介质及加工精度要求高，直到近几年才将其以分立器件的形式进行批量生产和应用。
目前，耦合器已在微波收发通道中大量使用，由于耦合器的应用与制式无关，能适用于很多无线接入制式如GSM(全球移动通信系统)、GPRS(通用分组无线业务)、WCDMA(宽带码分多址)、CDMA2000(码分多址)、TD-SCDMA(时分-同步码分多址)，PHS(个人手持电话系统)、WLAN(无线局域网)等，所以耦合器器件能广泛应用于室外基站、室内覆盖设备、直放站等设备中，尤其在功放及接收前端设备中应用更加广泛，耦合器器件在典型平衡放大器电路中通常成对出现，使用数量较多。
在宽边耦合耦合器器件的设计方面，由于其需要的独特的层叠结构与普通的微波/射频PCB的层叠结构不同，所以，对于宽边耦合耦合器器件业界主要以分立器件的形式应用于印制电路板中，目前还没有将耦合器尤其是多层介质宽边耦合形式的耦合器直接集成在微波/射频PCB内的设计。
在现有的微波/射频PCB中，分立器件的耦合器尤其是分立器件的多层介质宽边耦合形式的耦合器均通过焊接与微波/射频PCB连接，完成微波/射频PCB中耦合器的预定功能。使用分立耦合器器件的PCB示意图如附图1所示，分立器件的耦合器直接焊接于微波/射频PCB上的示意图如附图2所示。
由于耦合器作为分立器件应用于微波/射频PCB中，而且通过焊接的方式与微波/射频PCB连接，所以，耦合器在微波/射频PCB中的应用增加了PCB的采购成本和装配成本，占用了PCB的面积和重量，分立耦合器在微波/射频PCB上的焊点在一定程度上降低了PCB的可靠性；同时，由于耦合器器件多作为通用器件出现，对特定设计的针对性不强，因此无法充分发挥通过耦合器的针对性设计最大限度的提高电路性能。
发明内容
本发明的目的在于，提供一种将耦合器集成设计于印制电路板内的实现方法，通过将耦合器集成设计于印制电路板内，以实现提高电路性能、提高印制电路板的可靠性、降低印制电路板成本的目的。
为达到上述目的，本发明提供的一种将耦合器集成设计于印制电路板内的实现方法，包括a、确定需要集成设计于印制电路板内的耦合器对印制电路板的层叠结构需求；b、根据所述耦合器对印制电路板的层叠结构需求确定所述印制电路板中的耦合器区域；c、确定所述耦合器区域外的其他区域的层叠结构设置；d、根据所述耦合器对所述印制电路板的层叠结构需求、所述耦合器区域、所述其他区域的层叠结构设置对所述印制电路板的各层叠结构进行设置；e、根据所述设置的各层叠结构将所述耦合器集成设计于所述印制电路板中。
所述耦合器包括宽边耦合耦合器。
所述步骤a包括所述耦合器需要所述印制电路板的层叠结构对称；所述耦合器的耦合线设置于所述印制电路板的中间层。
所述层叠结构对称包括层叠结构的层数为大于零的偶数；当所述耦合器需要所述印制电路板的层叠结构的层数为6层时，所述中间层包括第3层和第4层。
所述步骤b包括确定所述耦合器在印制电路板中的上层和下层；确定所述耦合器在印制电路板中的位置；根据所述确定的耦合器在印制电路板中的上层、下层、位置、层叠结构需求确定所述印制电路板中的耦合器区域。
所述步骤c中其他区域的层叠结构设置包括其他区域中微波/射频阻抗控制线和普通信号线的层叠结构设置；所述微波/射频阻抗控制线包括上层微波/射频阻抗控制线、内层微波/射频阻抗控制线。
所述步骤d包括当所述印制电路板为6层层叠结构时，在所述耦合器区域内将所述耦合器的两条耦合线分别设置于所述耦合器区域的第3、4层；当所述印制电路板为6层层叠结构时，在所述其他区域将所述普通信号线设置于所述印制电路板的第3层；在所述其他区域将所述上层微波/射频阻抗控制线设置于所述印制电路板的第1层；在所述其他区域将所述内层微波/射频阻抗控制线设置于所述印制电路板的第5层。
所述的步骤e还包括
所述耦合器各端口的耦合线出线设置为50欧姆；所述上层微波/射频阻抗控制线的线宽根据需要设置为大于20MIL(千分之一英寸)小于60MIL中的数值；所述内层微波/射频阻抗控制线的线宽根据需要设置为大于6MIL小于30MIL中的数值。
所述步骤e还包括根据所述印制电路板中各层叠结构的各层介质厚度、各层介质型号、过孔焊盘直径、过孔钻孔直径确定所述耦合线的过孔的反焊盘直径。
所述步骤e还包括所述耦合器在印制电路板中的上层和下层设置为连续的铜层；所述耦合器区域内所述耦合器的上层、下层、耦合线分别所在层以外的各层设置为禁止布铜层。
通过上述技术方案的描述可明显得知，本发明将耦合器尤其是宽边耦合耦合器集成设计于印制电路板内，减小了耦合器对外界的电磁辐射和电磁敏感度，改善了电磁兼容性，避免了分立耦合器器件的采购、装配过程，降低了印制电路板的采购和装配成本，同时，由于不需要将分立耦合器焊接在印制电路板上，减少了印制电路板的设计面积和重量，避免了焊点对印制电路板的可靠性影响；在耦合器集成时，可有针对性的对耦合器进行特定设计，最大限度的提高了电路性能；从而实现了提高电路性能、提高印制电路板的可靠性、降低印制电路板成本的目的。
图1是现有技术的使用分立耦合器器件的印制电路板示意图；图2是现有技术的耦合器焊接于印制电路板上的示意图；图3是本发明的将耦合器集成设计于印制电路板内的TOP层示意图；
图4是本发明的将耦合器集成设计于印制电路板内的第3层、第4层示意图。
具体实施例方式
本发明的核心思想是将耦合器器件尤其是宽边耦合耦合器集成设计于印制电路板中。
根据本发明的核心思想本发明提供的核心技术方案为确定需要集成设计于印制电路板中的耦合器对印制电路板的层叠结构需求；根据耦合器对印制电路板的层叠结构需求确定印制电路板中的耦合器区域；确定耦合器区域外的其他区域的层叠结构设置；根据耦合器对印制电路板的层叠结构需求、耦合器区域、其他区域的层叠结构设置对印制电路板的各层叠结构进行设置；根据设置的各层叠结构将耦合器集成设计于印制电路板中。
在本实施例中针对宽边耦合耦合器对本发明提供的技术方案做进一步的详细说明。
本发明将宽边耦合耦合器集成设计于PCB中时，为了使整个印制电路板中的各电路最大限度的保持良好的电路性能，需要综合考虑PCB中各层叠结构的设置，最大限度的满足集成设计于PCB中的宽边耦合耦合器对PCB层叠结构的需求和PCB中除宽边耦合耦合器所在的耦合区域以外的其他区域的各层叠结构的设置需求。
一般来说，宽边耦合耦合器要求PCB的层叠结构以对称为最优，即要求PCB层叠结构为大于零的偶数层。通常，宽边耦合耦合器要求PCB的层叠结构为4层或6层。宽边耦合耦合器需要设置在PCB的中间层，当PCB的层叠结构为6层时，宽边耦合耦合器的两条耦合线一般分别需要设置在PCB层叠结构的第3和第4层。
当需要将宽边耦合耦合器集成于PCB中时，需要确定宽边耦合耦合器在PCB中的位置，由于宽边耦合耦合器需要TOP(上)面和BOTTOM(底)面，所以根据宽边耦合耦合器对PCB的层叠结构需求、宽边耦合耦合器的TOP面、BOTTOM面、宽边耦合耦合器在PCB中的位置就可以确定PCB中的耦合器区域和耦合器区域外的其他区域。
确定了耦合器区域后，我们可以将宽边耦合耦合器对PCB的层叠结构的要求理解为宽边耦合耦合器对其所在的PCB中的耦合器区域的层叠结构需求，即宽边耦合耦合器要求耦合器区域的层叠结构以对称为最优，耦合器区域内的层叠结构最好是对称的大于零的偶数层，宽边耦合耦合器的耦合线设置在耦合器区域内的中间层，如果耦合器区域内的层叠结构为6层，那么宽边耦合耦合器的两条耦合线应分别设置在耦合器区域内的层叠结构的第3层和第4层。
PCB中的其他区域为除耦合器区域外的区域，下面对耦合器区域和其他区域举例说明设定集成设计了宽边耦合耦合器的PCB的层叠结构总共为10层，耦合器区域内的层叠结构为6层，且耦合器区域在PCB层叠结构的第层3至第8层，那么，PCB中第1、2、9、10层和PCB中第3至第8层中的耦合器区域外的区域为PCB中的其他区域。
确定PCB中其他区域各层叠结构的设置需要对PCB中其他区域的所有布线进行布线空间设置，下面以微波/射频阻抗控制线和普通信号线为例对PCB中其他区域各层叠结构的布线设置进行说明。
PCB的层叠结构的设计需要兼顾到宽边耦合耦合器的设计实现、微波/射频阻抗控制线的布线设计以及保证普通信号线的布线空间。
本实施例中的微波/射频阻抗控制线包括内层微波/射频阻抗控制线和TOP面微波/射频阻抗控制线。
设定PCB的板材型号为Rogers RO4000系列。
由于宽边耦合耦合器对PCB中耦合器区域的层叠结构要求以对称为最优，而且宽边耦合耦合器通常要求耦合器区域的层叠结构为4层或6层，所以在本实施例中PCB采用板材型号为Rogers RO4000系列的具有6层层叠结构的PCB。
根据当前的PCB制作技术，一般情况下微波/射频阻抗控制线在PCB层叠结构中的设置要求为内层微波/射频阻抗控制线应控制在50欧姆，其线宽不能太细，应控制在6mil至30mil范围内，以大于10mil为最好，这样可以有效降低微波/射频信号的损耗指标。TOP面微波/射频阻抗控制线的线宽应控制在20mil至60mil之间，以40mil左右为最好，这样可以最大程度的减少PCB中器件焊盘带来的阻抗不连续性的不利影响。
PCB各层的介质厚度应根据宽边耦合耦合器、微波/射频阻抗控制线及普通信号线的性能指标、目前PCB在加工过程中的加工精度等确定。合理确定PCB各层介质的介质层厚度、中间层介质厚度与外层介质厚度之间的比例，以最大限度的实现宽边耦合耦合器、微波/射频阻抗控制线及普通信号线的性能指标，满足目前PCB在加工过程中的加工精度。
根据上述描述设置板材型号为Rogers RO4000系列的具有6层层叠结构的PCB的各层叠结构如表1所示。
表1
在表1中，PCB和PCB的耦合器区域都包括6层，PCB的中间层和耦合器区域的中间层相同，都为第3层和第4层。
表1中PCB的其他区域的第一层设置为TOP微波/射频阻抗控制线，其线宽最好在40mil左右。耦合器区域的第一层TOP层设置为连续的铜层。将耦合器集成设计于印制电路板后的TOP层示意图如附图3所示。
PCB的其他区域的第二层设置为连续的铜层。耦合器区域的第二层设置为禁止布铜层，以避免其他布线。
PCB的其他区域的第三层设置为普通信号线。耦合器区域的第三层设置为宽边耦合耦合器的一条耦合线。
PCB的其他区域的第四层设置为连续的铜层。耦合器区域的第四层设置为宽边耦合耦合器的另一条耦合线。
PCB的第3层和第4层的介质厚度应同时满足宽边耦合耦合器的性能指标要求和PCB的加工精度要求。将耦合器集成设计于印制电路板后的第3层、第4层示意图如附图4所示。
PCB的其他区域的第五层设置为内层微波/射频阻抗控制线，其线宽最好大于10mil。在PCB的耦合器区域的第五层设置为禁止布铜层，以避免其他布线。
PCB的其他区域的第六层设置为连续的铜层。耦合器区域的第六层宽边耦合耦合器的BOTTOM层设置为连续的铜层。
在确定了PCB的各层设置后，即可按照常规设计方法进行宽边耦合耦合器的设计，宽边耦合耦合器的具体设计技术可依据相关耦合器的设计理论。一般对于包含平衡放大器电路或对耦合器功率平衡度指标要求不高的PCB，PCB的加工可以按照普通微波/射频PCB的加工精度要求进行PCB的加工。
需要说明的是，在宽边耦合耦合器的设计中，一般宽边耦合耦合器4个信号端口的出线最好设计为50欧姆，以便于线路的连接和过孔不连续性的优化设计。
将宽边耦合耦合器集成设计于PCB上时，宽边耦合耦合器的各信号端口是以过孔形式连出的，为保证阻抗连续性，需要针对这些过孔的连接情况对信号端口过孔进行优化设计。
对于上述描述的具有6层层叠结构的PCB来说，宽边耦合耦合器的信号端口过孔的出线形式有如下4种第一种为从PCB的第3层到第1层TOP层；第二种为从PCB的第3层到第5层；第三种为从PCB的第4层到第1层TOP层；第四种为从PCB的第4层到第5层；上述四种不同形式的过孔均需要进行过孔优化设计。
对宽边耦合耦合器的信号端口的过孔优化主要是针对各信号端口过孔反焊盘的优化，确定每种过孔出线形式的最优反焊盘尺寸，以最大限度的改善过孔处的反射特性。由于PCB各层介质厚度变化、各层介质型号、过孔焊盘直径、钻孔直径的变化均会影响到最优反焊盘的尺寸参数，所以在实际应用中，应具体根据PCB各层介质厚度变化、各层介质型号、过孔焊盘直径、过孔钻孔直径来确定具体过孔出现形式的最优反焊盘尺寸。
虽然通过实施例描绘了本发明，本领域普通技术人员知道，本发明有许多变形和变化而不脱离本发明的精神，希望所附的权利要求包括这些变形和变化。
权利要求
1.一种将耦合器集成设计于印制电路板内的实现方法，其特征在于包括a、确定需要集成设计于印制电路板内的耦合器对印制电路板的层叠结构需求；b、根据所述耦合器对印制电路板的层叠结构需求确定所述印制电路板中的耦合器区域；c、确定所述耦合器区域外的其他区域的层叠结构设置；d、根据所述耦合器对所述印制电路板的层叠结构需求、所述耦合器区域、所述其他区域的层叠结构设置对所述印制电路板的各层叠结构进行设置；e、根据所述设置的各层叠结构将所述耦合器集成设计于所述印制电路板中。
2.如权利要求1所述的一种将耦合器集成设计于印制电路板内的实现方法，其特征在于所述耦合器包括宽边耦合耦合器。
3.如权利要求2所述的一种将耦合器集成设计于印制电路板内的实现方法，其特征在于所述步骤a包括所述耦合器需要所述印制电路板的层叠结构对称；所述耦合器的耦合线设置于所述印制电路板的中间层。
4.如权利要求3所述的一种将耦合器集成设计于印制电路板内的实现方法，其特征在于所述层叠结构对称包括层叠结构的层数为大于零的偶数；当所述耦合器需要所述印制电路板的层叠结构的层数为6层时，所述中间层包括第3层和第4层。
5.如权利要求3所述的一种将耦合器集成设计于印制电路板内的实现方法，其特征在于所述步骤b包括确定所述耦合器在印制电路板中的上层和下层；确定所述耦合器在印制电路板中的位置；根据所述确定的耦合器在印制电路板中的上层、下层、位置、层叠结构需求确定所述印制电路板中的耦合器区域。
6.如权利要求3所述的一种将耦合器集成设计于印制电路板内的实现方法，其特征在于所述步骤c中其他区域的层叠结构设置包括其他区域中微波/射频阻抗控制线和普通信号线的层叠结构设置；所述微波/射频阻抗控制线包括上层微波/射频阻抗控制线、内层微波/射频阻抗控制线。
7.如权利要求6所述的一种将耦合器集成设计于印制电路板内的实现方法，其特征在于所述步骤d包括当所述印制电路板为6层层叠结构时，在所述耦合器区域内将所述耦合器的两条耦合线分别设置于所述耦合器区域的第3、4层；当所述印制电路板为6层层叠结构时，在所述其他区域将所述普通信号线设置于所述印制电路板的第3层；在所述其他区域将所述上层微波/射频阻抗控制线设置于所述印制电路板的第1层；在所述其他区域将所述内层微波/射频阻抗控制线设置于所述印制电路板的第5层。
8.如权利要求6所述的一种将耦合器集成设计于印制电路板内的实现方法，其特征在于所述的步骤e还包括所述耦合器各端口的耦合线出线设置为50欧姆；所述上层微波/射频阻抗控制线的线宽根据需要设置为大于20MIL(千分之一英寸)小于60MIL中的数值；所述内层微波/射频阻抗控制线的线宽根据需要设置为大于6MIL小于30MIL中的数值。
9.如权利要求3所述的一种将耦合器集成设计于印制电路板内的实现方法，其特征在于所述步骤e还包括根据所述印制电路板中各层叠结构的各层介质厚度、各层介质型号、过孔焊盘直径、过孔钻孔直径确定所述耦合线的过孔的反焊盘直径。
10.如权利要求3所述的一种将耦合器集成设计于印制电路板内的实现方法，其特征在于所述步骤e还包括所述耦合器在印制电路板中的上层和下层设置为连续的铜层；所述耦合器区域内所述耦合器的上层、下层、耦合线分别所在层以外的各层设置为禁止布铜层。
全文摘要
本发明提供一种将耦合器集成设计于印制电路板内的实现方法，其核心思想为将耦合器器件尤其是宽边耦合耦合器集成设计于印制电路板中；本发明减小了耦合器对外界的电磁辐射和对外界的电磁敏感度，从而改善了电磁兼容性；将耦合器器件集成设计于印制电路板中降低了印制电路板的采购和装配成本，减少了印制电路板的设计面积和重量，避免了焊点对印制电路板的可靠性影响；可有针对性的对耦合器进行特定设计，从而实现了最大限度的提高电路性能、提高印制电路板的可靠性、降低印制电路板成本的目的。
文档编号H05K3/46GK1668165SQ200410008369
公开日2005年9月14日 申请日期2004年3月11日 优先权日2004年3月11日
发明者杨瑞泉 申请人:华为技术有限公司