分支线耦合器及其制造方法
【技术领域】
[0001] 本发明涉及微波技术领域，更具体地说，涉及一种分支线耦合器及其制造方法。
【背景技术】
[0002] 在微波毫米波的商业和军事通信系统中，分支线耦合器作为微波系统中重要的一 种器件，它按一定的比例对微波信号进行幅度与相位的分配。在平衡放大器、微波网络分析 仪、自动增益控制以及信号发生器中的功率装置中都要应用分支线耦合器。并在实现各种 功能的微波组件以及整机中，都发挥着重要的作用。
[0003] 传统的分支线耦合器的设计都是通过引入四分之一波长的传输线，并且都是单端 设计。单端设计的分支线耦合器，不具备共模抑制能力因此不能很好的抑制环境噪声，不具 备对差分信号进行功率与相位分配的功能，不便与平衡式器件相连接。
[0004] 因此，现有技术存在缺陷，需要改进。
【发明内容】
[0005] 本发明要解决的技术问题在于，针对现有技术的上述分支线耦合器为单端设计的 缺陷，提供一种分支线耦合器及其制造方法。
[0006] 本发明解决其技术问题所采用的技术方案是：
[0007] 第一方面，提供一种分支线耦合器，包括：第一平衡式端口、第二平衡式端口、第三 平衡式端口和第四平衡式端口；
[0008] 其中，第一平衡式端口和第四平衡式端口通过阻抗为Z2的四分之一波长传输线连 接；第一平衡式端口和第二平衡式端口通过阻抗为&的四分之一波长传输线连接；第二平 衡式端口和第三平衡式端口通过阻抗为&的四分之一波长传输线连接；第三平衡式端口和 第四平衡式端口通过阻抗为&的四分之一波长传输线连接；
[0009] 每个平衡式端口均包括两个单端口；每个平衡式端口的两个单端口间均通过阻抗 为半波长传输线连接。
[0010] 在一个实施例中，所述阻抗21与所述分支线耦合器的带宽成反比。
[0011] 在一个实施例中，所述阻抗Z2*所述分支线耦合器的功率比决定。
[0012] 在一个实施例中，所述阻抗Z3*所述分支线耦合器的功率比决定。
[0013] 在一个实施例中，所述阻抗为Z3的四分之一波长传输线的两端包括切角。
[0014] 在一个是实例中，所述耦合器的结构通过微带线实现，或通过共面波导和带状线 实现。
[0015] 第二方面，提供一种分支线耦合器的制造方法，包括以下步骤：
[0016] 将第一平衡式端口和第四平衡式端口通过阻抗为Z2的四分之一波长传输线连 接；
[0017] 将第一平衡式端口和第二平衡式端口通过阻抗为Z3的四分之一波长传输线连 接；
[0018] 将第二平衡式端口和第三平衡式端口通过阻抗为Z2的四分之一波长传输线连 接；
[0019] 将第三平衡式端口和第四平衡式端口通过阻抗为Z3的四分之一波长传输线连 接；
[0020] 分别将每个平衡式端口的两个单端口通过阻抗为半波长传输线连接。
[0021 ] 在一个实施例中，所述方法还包括：
[0022] 根据所述分支线耦合器所需的功率分配比设定K值，并根据下式分别计算所述阻 抗Z2和阻抗Z 3:
[0025] 其中，Z。为大于零的常数。
[0026] 在一个实施例中，所述方法还包括：
[0027] 根据所述阻抗&确定第一平衡式端口与第四平衡式端口之间，以及第二平衡式端 口与第三平衡式端口之间的四分之一波长传输线的宽度；
[0028] 根据所述阻抗Z3确定第一平衡式端口与第二平衡式端口，以及第三平衡式端口与 第四平衡式端口之间的四分之一波长传输线的宽度。
[0029] 在一个实施例中，所述方法还包括：
[0030] 根据所述分支线耦合器的带宽确定所述阻抗Z1。
[0031 ] 在一个实施例中，所述方法还包括：
[0032] 根据所述阻抗Z1确定所述半波长传输线的宽度。
[0033] 实施本发明的分支线耦合器及其制造方法，具有以下有益效果：通过引入四条半 波长传输线与四条四分之一波长传输线，实现平衡式分支线耦合器，该耦合器对差模信号 具有分支线耦合器功能，即实现对差模信号进行功率分配与相位分配，且该耦合器对共模 信号具有很好的抑制作用，抑制环境噪声；通过改变阻抗值&和2 3的大小，可实现对差模信 号的任意功分比；通过调节半波长传输线的阻抗Z1实现分支线耦合器的带宽控制；并且输 出的平衡式端口能与其它平衡式器件直接相连。
【附图说明】
[0034] 下面将结合附图及实施例对本发明作进一步说明，附图中：
[0035] 图1是本发明实施例的分支线耦合器的结构示意图；
[0036] 图2是本发明实施例的分支线耦合器中阻抗Z1与匹配带宽的关系示意图；
[0037] 图3是本发明实施例的分支线耦合器中阻抗Z1与隔离带宽的关系示意图；
[0038] 图4是本发明实施例的分支线耦合器的结构图；
[0039] 图5是本发明实施例的分支线耦合器的差模S参数响应图；
[0040] 图6是本发明实施例的分支线耦合器的共模响应图；
[0041] 图7是本发明实施例的分支线耦合器的输出端B与C的相位差示意图；
[0042] 图8是本发明实施例的分支线耦合器的制造方法的流程图。
【具体实施方式】
[0043] 本发明实施例通过提供一种平衡式分支线耦合器，解决了现有技术中分支线耦合 器为单端设计，不能很好的抑制环境噪声，不具备对差模信号进行功率与相位分配，不便与 平衡式器件相连接的技术问题，实现了对差模信号的功率和相位分配，有效抑制环境噪声， 能与其它平衡式器件直接相连的技术效果。
[0044] 本发明实施例为解决上述技术问题，总体思路如下：
[0045] 本发明实施例的分支线耦合器包括：第一平衡式端口、第二平衡式端口、第三平衡 式端口和第四平衡式端口；其中，第一平衡式端口和第四平衡式端口通过阻抗为Z 2的四分 之一波长传输线连接；第一平衡式端口和第二平衡式端口通过阻抗为Z3的四分之一波长传 输线连接；第二平衡式端口和第三平衡式端口通过阻抗为&的四分之一波长传输线连接； 第三平衡式端口和第四平衡式端口通过阻抗为Z 3的四分之一波长传输线连接；
[0046] 每个平衡式端口均包括两个单端口；每个平衡式端口的两个单端口间均通过阻抗 为半波长传输线连接。
[0047] 本发明实施例的分支线耦合器通过设计不同的传输线阻抗来实现任意功率分配 比实现差模信号的功率分配和相位分配（输出端相位差为90° )，且由于本发明实施例的 分支线耦合器为平衡式的，对环境噪声具有良好的抑制效果，能与其它平衡式器件直接相 连。
[0048] 为了对本发明的技术特征、目的和效果有更加清楚的理解，现对照附图详细说明 本发明的【具体实施方式】。
[0049] 实施例一
[0050] 参见图1为本发明一实施例的分支线耦合器的结构示意图。本发明实施例的分支 线耦合器包括：四个平衡式端口，第一平衡式端口 A、第二平衡式端口 B、第三平衡式端口 C 和第四平衡式端口 D，每个平衡式端口均由两个单端口构成，共模信号被抑制，差模信号在 端口需满足幅度相同，相位相差180°。
[0051] 具体的，参见图1，第一平衡式端口 A包括单端口 1和单端口 2,单端口 1和2之间 通过阻抗为半波长传输线10连接。第二平衡式端口 B包括单端口 3和单端口 4,单端 口 3和4之间通过阻抗为半波长传输线10连接。第三平衡式端口 C包括单端口 5和 单端口 6,单端口 5和6之间通过阻抗为半波长传输线10连接。第四平衡式端口 D包 括单端口 7和单端口 8,单端口 7和8之间通过阻抗为半波长传输线10连接。
[0052] 第一平衡式端口 A和第二平衡式端口 B通过阻抗为&的四分之一波长传输线30 连接；第二平衡式端口 B和第三平衡式端口 C通过阻抗为&的四分之一波长传输线20连 接；第三平衡式端口 C和第四平衡式端口 D通过阻抗为&的四分之一波长传输线30连接； 第一平衡式端口 A和第四平衡式端口 D通过阻抗为&的四分之一波长传输线20连接。
[0053] 参见图1，本发明实施例的分支线耦合器通过引入四条半波长传输线与四条四分 之一波长传输线实现。本发明实施例的分支线耦合器对差模信号具有分支线耦合器功能， 即实现对差模信号进行功率分配与相位分配，且对共模信号具有很好的抑制作用，因此具 有抗电磁干扰能力强、对环境噪声抑制效果好的特点。
[0054] 在本发明的实施例中，四分之一波长传输线的阻抗厶和Z 3分别根据以下公式（1) 和⑵确定。
[0057] 其中，式⑴和⑵中，K由分支线耦合器的功率比确定，端口阻抗Z。预设为50欧 (ohm)。具体的，若分支线耦合器的功率比设为m:l，则K的值为m。由此，通过改变四分之 一波长传输线的阻抗值&和Z 3的大小，可实现对差模信号的任意功分比。
[0058] 半波长传输线10的阻抗Z1与分支线耦合器的工作带宽相关，因此，可以根据工作 带宽对阻抗2 1进行设定。具体的，阻抗Z i与工作带宽成反比，参见图2示出了匹配带宽与 阻抗Z1的关系。阻抗Z1分别为40欧、60欧和80欧时，匹配带宽随着Z 1的增加而减小。参 见图3示出了隔离带宽与阻抗Z1的关系。阻抗Z i分别为40欧、60欧和80欧时，匹配带宽 随着增加而减小。
[0059] 由此，在本发明的实施例中，可通过改变阻抗Z1值来控制分支线耦合器的工作带 宽。
[0060] 图1中Θ 2是四分之一波长传输线的电长度，gp 90°。阻抗为半波长 传输线的电长度相当于180°。四分之一波长传输线的电长度相当于90°。
[0061] 本发明实施例的传输线（四分之一波长传输线和半波长传输线）为微带线、共面 波导或带状线。
[0062] 在一个实施例中，传输线为微带线。微带线的结构包括上表面的一层金属、中间的 一层介质基板和底层的地。其中，介质基板的结构就是一层基片，其厚度可为〇.813_。基 片的底部加一层地。传输线位于介质基板的上表面。
[0063] 参见图4为本发明实施例的分支线耦合器的结构图。
[0064] 参见图4,本发明实施例的分支线耦合器为中心对称设计。第一平衡式端口 A和第 二平衡式端口 B通过阻抗为&的四分之一波长传输线30连接。第三平衡式端口 C和第四 平衡式端口 D通过阻抗为&的四分之一波长传输线30连接。
[0065] 该四分之一波长传输线30的两端进行切角处理，以避免线宽之间的突变引起不 必要的损耗。具体的，参见图4,切角的角度可为3