专利名称：电激发光显示器及其画素数组的制作方法
技术领域：
本发明是有关于一种电激发光显示器，且特别是有关于一种具有不同储存电容值的画素数组。
先前技术由于电激发光体所产生的发光亮度正比于流过的电流大小，因此电流的变动会直接影响到电激发光体的发光亮度的均匀度。
请参照图1，其为传统画素结构的示意图。画素100具有驱动用的薄膜晶体管Tdr、作为开关用的薄膜晶体管Tsw、储存电容Cs与电激发光体。电激发光体例如为有机发光二极管OLED。当扫描信号S经由扫描线SL开启薄膜晶体管Tsw后，画素电压(未标示于图1)经由数据线DL与薄膜晶体管Tsw传送至储存电容Cs的A端，使驱动用的薄膜晶体管Tdr流过对应于画素电压的驱动电流I。此驱动电流I流过有机发光二极管OLED以产生对应于画素电压的发光亮度。此时，储存电容Cs将储存对应至画素电压的电容电压。
当扫描信号S由高电位切换为低电位，例如从+9伏特降为-6伏特，并经由扫描线SL使薄膜晶体管Tsw转为截止时，由于薄膜晶体管Tsw本身具有一寄生电容Cgs，当扫描信号S降为-6伏特的瞬间，-6伏特便透过寄生电容Cgs改变A点的电压大小。由于电容电压将会影响薄膜晶体管Tdr截止时，流过有机发光二极管OLED的驱动电流I大小。故，A点电压的变动便会影响到有机发光二极管OLED的发光亮度。此种使A点上的电压因为描信号S的电位变动而变动的现象称为馈穿(feed-through)效应，或称反踢(kick back)效应。此种效应造成画素100在薄膜晶体管Tsw截止后，扫描信号S的低电压位准经由寄生电容Cgs偶合到A点，而改变电容跨压Vc’。电容跨压Vc’的改变便使得驱动电流I无法达到预定的电流大小，最终，影响到有机发光二极管OLED的发光亮度。
且，若此种现象对整个画素数组中每个画素100的亮度影响是均匀的，则此问题并不会对影像品质有太大的影响。然而，由于扫描线本身的电阻值及其与电极间的寄生电容会造成扫描信号的RC延迟现象。因此，当扫描信号S传送至扫描线末端的画素100时，扫描信号S会因为所通过的电路中所具有的RC效应，而造成波形失真(distortion)。请参照图2，其为扫描信号的RC延迟现象的示意图。如图2所示，显示面板102具有N个画素100(1)~100(N)，N系为正整数。N个画素100系与同一扫描线SL电性连接，当显示面板102最左边的画素100(1)靠近扫描信号S的输入处，代表画素100(1)所接收到的扫描信号S最接近理想方波。而于显示面板102最右边的画素100(N)，扫描信号S产生的失真最严重。
故当扫描信号S快速切换为低电位时，例如-6伏特，最左边的画素100(1)的薄膜晶体管Tsw因扫描信号S最接近理想方波，故其很快地被截止，使得扫描信号S的低电位很快地耦合到A点上，造成画素100(1)的电容跨压Vc’下降。
而显示面板102最右边的画素100(N)因扫描信号S的波形失真，使得其薄膜晶体管Tsw被截止的时间点较最左边的画素100(1)慢。故最右边的画素100(N)的储存电容Cs在其薄膜晶体管Tsw被完全截止前，数据线DL上的画素电压仍有短暂的时间持续改变画素100(N)的储存电容Cs的电容电压。所以同一条扫描线SL上，最右边的画素100(N)的储存电容Cs的电容电压，与最左边的画素100(N)的储存电容Cs的电容电压将会有明显的不同。例如当相同画素电压均输入至同一列画素内，随着扫描信号S的失真幅度，造成最右边的画素100(N)的A点电位较最左边的画素100(1)的A点电位为高。故，同一列上的画素100左右两边产生的发光亮度便有不均匀的现象。
发明内容有鉴于此，本发明的目的就是在提供一种电激发光显示器，以解决扫描信号的波形失真所造成显示亮度不均匀的问题。
根据本发明的目的，提出一种电激发光显示器，其系包括多条数据线、扫描线、多个个画素、扫描驱动电路与数据驱动电路。多个画素系分别与扫描线及对应的数据线电性连接，并各具一储存电容。此些储存电容分别具有不同的电容值。扫描驱动电路用以输出扫描信号至扫描线并据以驱动多个画素。数据驱动电路用以输出画素数据至此些条数据线，当扫描信号为致能时，画素数据系输入至此些画素中。
根据本发明的另一目的，提出一种电激发光显示器的画素数组。电激发光显示器包括数据驱动电路与扫描驱动电路。画素数组包括多条数据线、扫描线与多个画素数组。多条数据线系与数据驱动电路电性连接。扫描线系与扫描驱动电路电性连接。多个画素系与扫描线电性连接，并分别与对应的数据线电性连接，并各具有一储存电容。每个储存电容分别具有不同的电容值。
为让本发明的上述目的、特征、和优点能更明显易懂，下文特举一较佳实施例，并配合所附图式，作详细说明如下
图1为传统画素结构的示意图。
图2为扫描信号的RC延迟现象的示意图。
图3为本发明一较佳实施例的一种发光二极管显示器的电路架构的示意图。
图4为图3的画素数组的电路结构的一例的示意图。
图5为传统作法下A点的电位变化的Pspice模拟结果。
图6为本实施例作法下A点的电位变化的Pspice模拟结果。
图7为以电流驱动的画素的一例的电路图。
图8为以电流驱动的画素的另一例的电路图。
具体实施方式本发明提供一种电激发光显示器及其画素数组，藉由与同一扫描线电性连接的所有画素，其储存电容的电容值系由扫描信号输入处依序递减，以补偿因扫描信号的波形失真所造成亮度不均匀的现象。其中，每个储存电容的电容值的调整幅度对应至扫描信号的失真幅度所造成于储存电容上，电容电压的变化量来调整。最终，于相同画素数据下，使同一列上的储存电容的电容电压彼此更为接近，让同一列画素所显示的发光亮度更为均匀。
请参照图3，其绘示依照本发明一较佳实施例的一种电激发光显示器的电路架构的示意图。电激发光显示器200包括画素数组202、数据驱动电路204与扫描驱动电路208。画素数组202包括多条数据线DL’(1)~DL’(N)、扫描线SL’与多个画素206(1)~206(N)，N系为正整数。扫描驱动电路208系用以输出一扫描信号S至扫描线SL’的一端(图3中所标示的IN端)，并据以驱动画素206(1)~206(N)。数据驱动电路204系用以输出多笔画素数据D(1)~D(N)至对应的数据线DL’(1)~DL’(N)。多个画素206(1)~206(N)系与扫描线SL’及对应的数据线DL’电性连接。
请参照图4，其为图3的画素数组的电路结构的一例的示意图。画素206(1)~206(N)系以电压驱动的方式为例做说明，每个画素206均包括储存电容Cs’、电激发光体、开关组件与薄膜晶体管。每个储存电容Cs’(1)~Cs’(N)分别具有不同的电容值。例如多个画素206中的第I个画素206(I)的储存电容Cs’(I)的电容值大于画素206(1)~206(N)中，第J个画素206(J)的储存电容Cs’(J)的电容值，1≤I、J≤N且I＜J。I、J系为正整数。即，接近扫描信号输入端IN的储存电容Cs’的电容值大于远离扫描信号输入端IN的储存电容Cs’的电容值。电激发光体例如为高分子有机发光二极管或有机发光二极管，于本实施例中，电激发光体以有机发光二极管OLED作说明。开关组件系具有第一端、第二端与控制端。开关组件例如为N型薄膜晶体管TFT2，其第一端为源极S2，其第二端为漏极D2，而其控制端为栅极G2。每个画素206中的薄膜晶体管TFT2的源极S2系分别与对应的数据线DL’电性连接，其漏极D2分别经由对应的储存电容Cs’耦接至一固定电位。固定电位可以为电压Vdd、Vss或电性连接上一级扫描线(未绘于图4中)。于图4中固定电位标示为电压Vdd。薄膜晶体管TFT2的栅极G2系均与扫描线SL’电性连接。
而上述的薄膜晶体管例如为P型薄膜晶体管TFT1。P型薄膜晶体管TFT1用以驱动有机发光二极管OLED。每个P型薄膜晶体管TFT1的栅极G1端系分别与对应的薄膜晶体管TFT2的漏极D2电性连接，其每个源极S1端系耦接至固定电压Vdd，而其每个漏极D1端系分别与对应的发光二极管OLED的正端电性连接。所以，当扫描信号S致能时，每个画素206中的薄膜晶体管TFT2系被导通，此时每个储存电容Cs’(1)~Cs’(N)系分别储存对应于画素数据D的电压大小。
进一步来说，传统的设计下，所有的储存电容都具有相同的电容值。以图4画素数组202为例，当所有的储存电容Cs’(1)~Cs’(N)都具有相同的电容值时，每个画素206从A点看出去的总电容，例如为电容Cgs1、Cgs2、Cs’与Cgd的和(Cgs1+Cgs2+Cs’+Cgd)，便几乎相同。Cgs2为薄膜晶体管TFT1的栅极G1与源极S1间的寄生电容、Cgd为薄膜晶体管TFT1的栅极G1与漏极D1间的寄生电容。故，扫描信号S由高位准转为低位准时，其所造成的馈穿(feed-through)效应可以看成对同一列画素206内的A点电位的影响是均匀的。从下面的公式即可看出。
于图4所标示的X点上，扫描信号S由高位准切换为低位准的电压变化量为V，V透过寄生电容Cgs1影响每个画素206内的A点的电压变化大小VA约为VA＝[Cgs1/(Cgs1+Cgs2+Cs’+Cgd)]*V。由于每个画素206从A点看出去的总电容(Cgs1+Cgs2+Cs’+Cgd)均相同且每个画素206内的Cgs1也均相同。故，扫描信号由高位准转为低位准时，造成所有画素206内的A点的电压降VA均相同。但离扫描信号S输入处最远的画素206(N)，却因为扫描信号S的波形失真，造成其薄膜晶体管TFT2截止时间点较晚，使数据线DL’(N)上的电压还有短暂的时间改变储存电容Cs’(N)的电容电压，也就是说画素206(N)的A点上电压变化量除了VA之外，还要加上数据线DL’(N)上的电压对储存电容Cs’(N)的变化量。因此，扫描信号转为非致能后，画素206(N)的A点的电位较画素206(1)的A点电位为高，使储存电容Cs’(N)与储存电容Cs’(1)具有不同的跨压值。故离扫描信号S输入端IN越远，其A点电位反而越高，进而造成左右两边的画素206(1)与206(N)产生的亮度不均匀。
兹以电路仿真结果来看传统设计下(所有的储存电容都具有相同的电容值)A点的电位变化。请参照图5，其为传统作法下A点的电位变化的Pspice模拟结果。如以一条扫描线SL’电性连接640个画素206为例，并假设扫描线SL’与阴极(cathode)间的寄生电容为0.06pF、扫描线SL’的电阻为20奥姆、每个画素206的储存电容Cs’均为0.5pF、两颗薄膜晶体管TFT1、TFT2的W/L＝6μm/6μm、扫描信号S的高电位为+9V而低电位为-6V，且每个画素接收相同的画素数据D。
于此模拟条件中，由于每个储存电容Cs’的电容值都相同，故每个画素206于A点上的电压Vp(1)~Vp(N＝640)逐渐提高，如图5中即可以看出电压Vp(1)小于Vp(320)，而Vp(320)又小于Vp(640)。
但是，于本发明的实施例的设计下，调整每个储存电容Cs’的电容值，例如依序从扫描信号输入端IN开始递减，以改变扫描信号S由高位准转为低位准时，其所造成所有画素206内，A点的电压降ΔVA均相同的情况，让离扫描信号输入端IN最远的画素206(N)受到扫描信号S的feed-through效应更大，以补偿数据线DL’(N)上的电压对画素206(N)的储存电容Cs’(N)的变化量。
请参照图6，其为本发明的一实施例作法下A点的电位变化的Pspice模拟结果。本模拟中与图5不同的地方在于，每个储存电容Cs’的电容值系不同，例如系以线性的方式从扫描信号输入端IN依序递减1.3×10-16F。即储存电容Cs’(1)为0.5pF，Cs’(320)为0.5pf-(320-1)×(1.3×10-16F)，而Cs’(640)为0.5Pf-(640-1)×(1.3×10-16F)。结果，从图6中可以看出画素206(1)~206(N＝640)的A点上的电压Vp(1)、Vp(320)与Vp(640)的大小几乎相等。如此，代表受控于同一扫描信号S的多个画素206，因为扫描信号S的波形失真，所造成位于扫描线左右两端的画素产生的发光亮度不同的情况将大幅减轻，使得所显示的画面亮度更为均匀。
除此之外，电流驱动方式的画素亦可适用于本发明。请参照图7，其为以电流驱动的画素的一例的电路图。画素306包括电激发光体、第一P型薄膜晶体管P1、第二P型薄膜晶体管P2、第三P型薄膜晶体管P3与N型薄膜晶体管N1。电激发光体与上述相同不限制于高分子有机发光二极管或有机发光二极管OLED。以有机发光二极管OLED为例作说明。发光二极管OLED具有一正端及一负端，负端系耦接至一低电位Vss。第一P型薄膜晶体管P1的栅极端系与扫描线SL’电性连接，其源极端经由对应的储存电容Cs”耦接至一固定电位Vdd。
第二P型薄膜晶体管P2的栅极端系与扫描线SL’电性连接，其源极端与第一P型薄膜晶体管P1的漏极端电性连接，而其漏极端与数据线DL’电性连接。第三P型薄膜晶体管P3的栅极端与第一P型薄膜晶体管P1的源极端电性连接，其源极端耦接固定电压Vdd，而其漏极端与第一P型薄膜晶体管P1的漏极端电性连接。
N型薄膜晶体管N1的栅极端与扫描线SL’电性连接，其漏极端与第三P型薄膜晶体管P3的漏极端电性连接，而其源极端与发光二极管OLED的正端电性连接。
同样地，N个画素306系均与同一扫描线SL’电性连接时，使每个储存电容Cs”(1)~Cs”(N)的电容值对应于扫描信号的波形失真幅度所造成于储存电容Cs”上电容电压的变化量来调整，例如从扫描信号S输入处依序递减。故，于扫描信号切换为低电位后，使每个储存电容Cs”的电容电压彼此更为接近，让同一列画素所显示的发光亮度更为均匀。
更或者，请参照图8，其为以电流驱动的画素的另一例的电路图。扫描线SL’更包括一写入扫描线WSL’与一清除扫描线ESL’。画素406均包括第一开关T1、第二开关T2、第一P型薄膜晶体管P1’与第二P型薄膜晶体管P2’。
第一开关T1具有第一开关第一端E1、第一开关第二端E2与第一开关控制端C。第一开关控制端C与写入扫描线WSL’电性连接，第一开关第二端E2分别与对应的数据线DL’电性连接。
第二开关T2具有第二开关第一端E1’、第二开关第二端E2’与第二开关控制端C’。第二开关控制端C’与清除扫描线ESL’电性连接。第二开关第一端E1’与节点NX电性连接。节点NX经由储存电容CS耦接固定电压Vdd。第二开关第二端E2’与第一开关第一端E1电性连接。
第一P型薄膜晶体管P1’的栅极端系与节点NX电性连接，其源极端S耦接固定电压Vdd，其漏极端D与发光二极管OLED电性连接。第二P型薄膜晶体管P2’的栅极端G与节点NX电性连接，第二P型薄膜晶体管P2’的源极端S与固定电压Vdd电性连接。第二P型薄膜晶体管P2’的漏极D端与第一开关第一端电性连接。
同样地，只要储存电容Cs的一端所耦接用以作为开关用的薄模晶体管，例如第二开关T2，受到扫描信号所控制，所以当N个画素406系均与扫描线WSL’与ESL’电性连接时，使每个储存电容Cs(1)~Cs(N)的电容值对应于，扫描信号的波形失真幅度所造成于储存电容Cs上电容电压的变化量来调整例如从扫描信号输入处依序递减。故，于扫描信号切换为低电位后，使每个储存电容Cs的电容电压彼此更为接近，让同一列画素所显示的发光亮度更为均匀。
综上所述，虽然本发明已以一较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视后附的申请专利范围所界定者为准。
权利要求
1.一种电激发光显示器，包括多条数据线；一扫描线，具有一输入端；多个个画素，系分别与该扫描线及对应的该多条数据线电性连接，该多个个画素各具有一储存电容，该些储存电容分别具有不同的电容值；一扫描驱动电路，经由该扫描线的该输入端输送一扫描信号至该扫描线并据以驱动该多个个画素；以及一数据驱动电路，系用以输送画素数据至该多条数据线，当该扫描信号为致能时，该画素数据系输送至该多个个画素中。
2.根据权利要求1所述的电激发光显示器，其特征在于，该多个个画素包括N个画素，该N个画素中的一第I个画素的储存电容的电容值大于该N个画素中的一第J个画素的储存电容的电容值，1≤I、J≤N且I＜J，N、I、J系为正整数，该第I个画素比该第J个画素更接近该扫描线的该输入端。
3.根据权利要求2所述的电激发光显示器，其特征在于，该些储存电容的电容值系以线性方式递减。
4.根据权利要求1所述的显示器，其特征在于，该多个个画素各自包括一发光二极管，具有一正端及一负端，该负端系耦接至一低电位；一开关组件，系具有一第一端、一第二端与一控制端，该第一端与对应的该数据线电性连接，该第二端经由对应的该储存电容耦接一固定电位，该控制端系与该扫描线电性连接；以及一薄膜晶体管，该薄膜晶体管的栅极端系与该第二端电性连接，该薄膜晶体管的源极端或漏极端其中的一端系耦接至该固定电位，其另一端系与该发光二极管的该正端电性连接。
5.根据权利要求1所述的电激发光显示器，其特征在于，该多个个画素各自包括一发光二极管，具有一正端及一负端，该负端系耦接至一低电位；一开关组件，系具有一第一端、一第二端与一控制端，该第一端与对应的该数据线电性连接，该第二端经由该储存电容耦接至一固定电位，该控制端系与该扫描线电性连接；以及一P型薄膜晶体管，该P型薄膜晶体管的栅极端系与该第二端电性连接，该P型薄膜晶体管的源极端系耦接至该固定电位，该P型薄膜晶体管的漏极端系与该发光二极管的该正端电性连接。
6.根据权利要求1所述的电激发光显示器，其特征在于，该多个个画素各自包括一发光二极管，具有一正端及一负端，该负端系耦接至一低电位；一第一P型薄膜晶体管，该第一P型薄膜晶体管的栅极端系与该扫描线电性连接，该第一P型薄膜晶体管的源极端经由该储存电容耦接至一固定电位；一第二P型薄膜晶体管，该第二P型薄膜晶体管的栅极端系与该扫描线电性连接，该第二P型薄膜晶体管的源极端与该第一P型薄膜晶体管的漏极端电性连接，该第二P型薄膜晶体管的漏极端与对应的该数据线电性连接；一第三P型薄膜晶体管，该第三P型薄膜晶体管的栅极端与该第一P型薄膜晶体管的源极端电性连接，该第三P型薄膜晶体管的源极端耦接该固定电压，该第三P型薄膜晶体管的漏极端与该第一P型薄膜晶体管的漏极端电性连接；以及一N型薄膜晶体管，该N型薄膜晶体管的栅极端与该扫描线电性连接，该N型薄膜晶体管的漏极端与该第三P型薄膜晶体管的漏极端电性连接，该N型薄膜晶体管的源极端与该发光二极管的该正端电性连接。
7.根据权利要求1所述的电激发光显示器，其特征在于，该扫描线更包括一写入扫描线与一清除扫描线，该多个个画素各自包括一第一开关，系具有一第一开关第一端、一第一开关第二端与一第一开关控制端，该第一开关控制端与该写入扫描线电性连接，该第一开关第二端与对应的该数据线电性连接；一第二开关，系具有一第二开关第一端、一第二开关第二端与一第二开关控制端，该第二开关控制端与该清除扫描线电性连接，该第二开关第一端与一节点电性连接，该节点经由该储存电容耦接一固定电压，该第二开关第二端与该第一开关第一端电性连接；一第一P型薄膜晶体管，该第一P型薄膜晶体管的栅极端系与该节点电性连接，该第一P型薄膜晶体管的源极端耦接该固定电压，该第一P型薄膜晶体管的漏极端与该发光二极管电性连接；以及一第二P型薄膜晶体管，该第二P型薄膜晶体管的栅极端与该节点电性连接，该第二P型薄膜晶体管的源极端与该固定电压电性连接，该第二P型薄膜晶体管的漏极端与该第一开关第一端电性连接。
8.根据权利要求1所述的电激发光显示器，其特征在于，每一该多个个画素系至少包括一发光二极管，该发光二极管系为高分子有机发光二极管或有机发光二极管。
9.一种电激发光显示器的画素数组，该电激发光显示器包括一数据驱动电路与一扫描驱动电路，该画素数组包括多条数据线，系与该数据驱动电路电性连接；一扫描线，具有一输入端，该扫描线藉由该输入端与该扫描驱动电路电性连接；以及多个个画素，系与该扫描线电性连接，并分别与对应的该数据线电性连接，该多个个画素各具有一储存电容，该些储存电容分别具有不同的电容值。
10.根据权利要求9所述的画素数组，其特征在于，该多个个画素包括N个画素，该N个画素与该扫描线及对应的该多条数据线电性连接，该N个画素各具有一储存电容，该些储存电容分别具有不同的电容值，该N个画素中的一第I个画素的储存电容的电容值大于该N个画素中的一第J个画素的储存电容的电容值，1≤I、J≤N且I＜J，N、I、J系为正整数，该第I个画素比该第J个画素更接近该扫描线的该输入端。
11.根据权利要求9所述的画素数组，其特征在于，该些储存电容的电容值系以线性方式递减。
12.根据权利要求9所述的画素数组，其特征在于，该多个个画素各自包括一发光二极管，具有一正端及一负端，该负端系耦接至一低电位；一开关组件，系具有一第一端、一第二端与一控制端，该第一端与对应的该数据线电性连接，该第二端经由该储存电容耦接一固定电位，该控制端系与该扫描线电性连接；以及一薄膜晶体管，该薄膜晶体管的栅极端系与该第二端电性连接，该薄膜晶体管的源极端或漏极端其中的一端系耦接至该固定电位，其另一端系与该发光二极管的该正端电性连接。
13.根据权利要求9所述的画素数组，其特征在于，该多个个画素各自包括一发光二极管，具有一正端及一负端，该负端系耦接至一低电位；一开关组件，系具有一第一端、一第二端与一控制端，该第一端与对应的该数据线电性连接，该第二端经由该储存电容耦接至一固定电位，该控制端系与该扫描线电性连接；以及一P型薄膜晶体管，该P型薄膜晶体管的栅极端系与该第二端电性连接，该P型薄膜晶体管的源极端系耦接至该固定电位，该P型薄膜晶体管的漏极端系与该发光二极管的该正端电性连接。
14.根据权利要求9所述的画素数组，其特征在于，该多个个画素各自包括一发光二极管，具有一正端及一负端，该负端系耦接至一低电位；一第一P型薄膜晶体管，该第一P型薄膜晶体管的栅极端系与该扫描线电性连接，该第一P型薄膜晶体管的源极端经由该储存电容耦接至一固定电位；一第二P型薄膜晶体管，该第二P型薄膜晶体管的栅极端系与该扫描线电性连接，该第二P型薄膜晶体管的源极端与该第一P型薄膜晶体管的漏极端电性连接，该第二P型薄膜晶体管的漏极端与对应的该数据线电性连接；一第三P型薄膜晶体管，该第三P型薄膜晶体管的栅极端与该第一P型薄膜晶体管的源极端电性连接，该第三P型薄膜晶体管的源极端耦接该固定电压，该第三P型薄膜晶体管的漏极端与该第一P型薄膜晶体管的漏极端电性连接；以及一N型薄膜晶体管，该N型薄膜晶体管的栅极端与该扫描线电性连接，该N型薄膜晶体管的漏极端与该第三P型薄膜晶体管的漏极端电性连接，该N型薄膜晶体管的源极端与该发光二极管的该正端电性连接。
15.根据权利要求9所述的画素数组，其特征在于，该扫描线更包括一写入扫描线与一清除扫描线，该多个个画素各自包括一第一开关，系具有一第一开关第一端、一第一开关第二端与一第一开关控制端，该第一开关控制端与该写入扫描线电性连接，该第一开关第二端与对应的该数据线电性连接；一第二开关，系具有一第二开关第一端、一第二开关第二端与一第二开关控制端，该第二开关控制端与该清除扫描线电性连接，该第二开关第一端与一节点电性连接，该节点经由该储存电容耦接一固定电压，该第二开关第二端与该第一开关第一端电性连接；一第一P型薄膜晶体管，该第一P型薄膜晶体管的栅极端系与该节点电性连接，该第一P型薄膜晶体管的源极端耦接该固定电压，该些第一P型薄膜晶体管的漏极端与该发光二极管电性连接；以及一第二P型薄膜晶体管，该第二P型薄膜晶体管的栅极端与该节点电性连接，该第二P型薄膜晶体管的源极端与该固定电压电性连接，该第二P型薄膜晶体管的漏极端与该第一开关第一端电性连接。
16.根据权利要求9所述的画素数组，其特征在于，每一该多个个画素系至少包括一发光二极管，该发光二极管系为高分子有机发光二极管或有机发光二极管。
全文摘要
一种电激发光显示器的画素数组，其系包括多条数据线、一扫描线、多个画素。多个画素分别与扫描线及对应的多条数据线电性连接。每个画素各具有一储存电容。此些储存电容分别具有不同的电容值。
文档编号H05B33/08GK1719503SQ20051007786
公开日2006年1月11日 申请日期2005年6月7日 优先权日2005年6月7日
发明者孙文堂 申请人:友达光电股份有限公司