专利名称：像素和发光显示器的制作方法
技术领域：
本发明涉及一种像素和包括该像素的发光显示器，更具体地，涉及一种像素电路和其中以期望的亮度显示图像的发光显示器。
背景技术：
近来研发了各种平板显示器作为相对笨重且庞大的阴极射线管(cathoderay tube，CRT)显示器的替代。平板显示器包括液晶显示器(LCD)、场发射显示器(field emission display，FED)、等离子显示面板(PDP)、发光显示器(OLED)以及类似器件。
在平板显示器中，发光显示器可以通过电子空穴重组自己发光。这样的发光显示器具有反应时间相对快且功率消耗相对低的优点。通常，发光显示器采用在每个像素中提供的晶体管以提供相应于数字信号的电流给发光器件，由此允许发光器件发光。
图1图示了常规的发光显示器。常规的发光显示器包括像素部分30，其包括在由扫描线S1到Sn和数据线D1到Dm的交叉而定义的区域中形成的多个像素40；扫描驱动器10，用于驱动扫描线S1到Sn；数据驱动器20，用于驱动数据线D1到Dm；以及定时控制器50，用于控制扫描驱动器10和数据驱动器20。
定时控制器50产生相应于外部同步信号的数据控制信号DCS和扫描控制信号SCS。从定时控制器50分别提供数据控制信号DCS和扫描控制信号SCS给数据驱动器20和扫描驱动器10。此外，定时控制器50提供外部数据给数据驱动器20。
扫描驱动器10接收来自定时控制器50的扫描控制信号SCS。扫描驱动器10以扫描控制信号SCS为基础生成扫描信号并且提供扫描信号给扫描线S1到Sn。
数据驱动器20接收来自定时控制器50的数据控制信号DCS。数据驱动器20以数据控制信号DCS为基础生成数据信号并且提供数据信号给数据线D1到Dm同时与扫描线保持同步。
显示部分30从外部电源接收第一电压ELVDD和第二电压ELVSS，并且将它们提供给各个像素40。当将第一电压ELVDD和第二电压ELVSS施加给像素40时，每个像素40控制相应于数据信号的电流从提供第一电压ELVDD的第一电力线经由发光器件流到提供第二电压ELVSS的第二电力线，由此发射相应于数据信号的光。
即，在常规发光显示器中，每个像素40以相应于数据信号的预定恒定亮度发光，而不能以期望的亮度发光，这是因为在各个像素40中提供的晶体管在阈值电压上彼此不同。此外，在常规的发光显示器中，不存在测量和控制相应于数据信号的每个像素40中流动的真实电流的方法。
发明内容
因此，本发明的一个方面是提供一种以期望的亮度显示图像的数据驱动集成电路、一种使用该数据驱动集成电路的发光显示器以及一种驱动发光显示器的方法。
本发明的实施例提供了一种像素和包括该像素的发光显示器，其中将相应于数据的灰度等级(gradation)电流与像素中流动的像素电流进行比较，调整灰度等级电流以近似等于像素电流，由此以期望的亮度显示图像。此外，根据本发明实施例的每个像素具有用于补偿其晶体管的阈值电压的电路。由于每个像素电路补偿了晶体管的阈值电压，所以产生了期望的像素电流。
通过提供一种像素电路实现本发明的前述和/或其它方面，所述像素电路包括发光器件；驱动器，用于提供与从数据线提供的数据信号相应的像素电流给发光器件；第一开关单元，其耦合在驱动器和数据线之间，并且在水平周期的第一周期期间导通而在水平周期的除第一周期以外的第二周期期间截止且导通至少一次；以及第二开关单元，其耦合在数据线和形成在驱动器和发光器件之间的公共节点之间，在第一周期期间截止而在第二周期期间与第一开关单元交替导通和截止。其中所述驱动器又包括第一晶体管，用于从由第一电力线提供的电压产生像素电流，其中该像素电流相应于数据信号而被产生并且被从第一电力线提供给发光器件；第一电容器，其耦合在第一晶体管和第一开关单元之间，将以相应于第一晶体管的阈值电压的电压被充电；以及第二电容器，其将以相应于数据信号的电压被充电。
在一些实施例中，当第一开关单元导通时将数据信号提供给驱动器，并且当第二开关单元导通时将像素电流提供给数据线。
像素电路可以耦合到第一扫描线和第二扫描线，第一扫描线耦合到第一开关单元并且提供第一扫描信号以控制第一开关单元在第一周期期间导通而在第二周期期间截止和导通至少一次，第二扫描线耦合到第二开关单元并且提供第二扫描信号以控制第二开关单元在第一周期期间截止而在第二周期期间与第一开关单元交替导通和截止。
像素电路的驱动器电路、第一开关单元、第二开关单元可以具有各种实施例。例如，第一开关单元可以包括第二晶体管，其耦合在数据线和驱动器之间并且由第一扫描线来控制；以及第三晶体管，其耦合在第一晶体管和驱动器之间并且由第二扫描线来控制，第三晶体管包括彼此电耦合的漏极电极和源极电极。或者，第一开关单元可以包括第二晶体管，其作为PMOS晶体管被提供并且由第一扫描线来控制；以及第三晶体管，其作为与第二晶体管以传输门(transmission gate)形式耦合的NMOS晶体管被提供并且由第二扫描线来控制。该开关单元还可以包括第四晶体管，其作为PMOS晶体管被提供并且由第二扫描线来控制；以及第五晶体管，其作为与第二晶体管以传输门形式耦合的NMOS晶体管被提供并且由第一扫描线来控制，由第四晶体管和第五晶体管形成的传输门耦合在驱动器和由第二晶体管和第三晶体形成的传输门之间。
在驱动器的各种实施例中，第二电容器可以耦合在第一电力线和作为公共节点形成在第一电容器和第一开关单元之间的第一节点之间。该驱动器还可以包括第二晶体管，其耦合在第一节点和第一电力线之间，在提供第一扫描信号和第二扫描信号之前第二晶体管导通；以及第三晶体管，其耦合在第一晶体管的栅极电极和第一晶体管的第二电极之间，当第二晶体管导通时第三电极导通。具有该开关电路的像素电路还可以包括耦合在驱动器和发光器件之间的第四晶体管，第四晶体管在提供第一扫描信号时截止而在其它时间导通。
图1是示出了常规发光显示器的布置图。
图2是示出了根据本发明实施例的发光显示器的布置图。
图3是图示了图2中所示像素的第一实施例的电路图。
图4示出了用于驱动图3中所示的像素的信号的波形。
图5是示出了图2中所示的数据驱动集成电路的实施例的框图。
图6是示出了图2中所示的数据驱动集成电路的另一实施例的框图。
图7是图3和图4中所图示的数据驱动集成电路中所提供的电压控制器和选择器的详细框图。
图8示出了提供给图7中所示的选择器的选择信号的波形。
图9是示出了由图7中所示的电压控制器的电压调整器部件控制的电压范围的图。
图10是图示了图2中所示的像素的第二实施例的电路图。
图11示出了用于驱动图10中所示的像素电路的信号的波形。
图12是图示了图2中所示的像素的第三实施例的电路图。
图13和图14是图示了图2中所示的像素的第四实施例的电路图。
图15是包括具有不同于图10中所示的导电性的晶体管的像素的电路图。
图16是图2中所示的像素的第五实施例的电路图。
图17是图2中所示的像素的第六实施例的电路图。
图18示出了用于驱动图17中所示的像素的信号的波形。
具体实施例方式
图2图示了根据本发明实施例的发光显示器。该发光显示器包括像素部分130，该像素部分130包括在由第一扫描线S11到S1n、第二扫描线S21到S2n、发射控制线E1到En、数据线D1到Dm定义的区域中形成的多个像素140；扫描驱动器110，用于驱动第一扫描线S11到S1n、第二扫描线S21到S2n、发射控制线E1到En；数据驱动器，用于驱动数据线D1到Dm；以及定时控制器150，用于控制扫描驱动器110和数据驱动器120。
像素部分130包括在由第一扫描线S11到S1n、第二扫描线S21到S2n、发射控制线E1到En、数据线D1到Dm定义的区域中形成的多个像素140。像素140接收外部的第一和第二电压ELVDD和ELVSS。当将第一电压ELVDD和第二电压ELVSS施加给像素140时，每个像素140控制相应于通过数据线D传送的数据信号的像素电流从提供第一电压ELVDD的第一电力线经由发光器件流到提供第二电压ELVSS的第二电力线。此外，像素140在部分水平周期将像素电流经由数据线D提供给数据驱动器120。稍后将描述每个像素140的配置。
定时控制器150响应于外部同步信号生成数据控制信号DCS和扫描控制信号SCS。定时控制器150分别将数据控制信号DCS和扫描控制信号SCS提供给数据驱动器120和扫描驱动器110。此外，定时控制器150将外部数据Data提供给数据驱动器120。
扫描驱动器110接收来自定时控制器150的扫描控制信号SCS。响应于扫描控制信号SCS，扫描驱动器110顺序提供第一扫描信号给第一扫描线S11到S1n，同时顺序提供第二扫描信号给第二扫描线S21到S2n。
图3是图示了图2中所示像素的第一实施例的电路图。图4示出了用于驱动图3中所示像素的信号的波形。
如图3和图4所示，扫描驱动器110提供第一扫描信号以在一个水平周期1H的第一周期内使像素140中提供的第一晶体管M1导通，以及在一个水平周期1H的第二周期内使第一晶体管M1反复导通和截止。此外，扫描驱动器110提供第二扫描信号以在一个水平周期1H的第一周期内使像素140中提供的第二晶体管M2截止，以及反复使第二晶体管M2与第一晶体管M1交替地导通和截止。此外，扫描驱动器110提供发射控制信号以在预定的水平周期内(在该水平周期期间第一和第二扫描线被供以第一扫描信号和第二扫描信号)使像素140中提供的第三晶体管M3截止，以及在其它时间使第三晶体管M3导通。根据本发明实施例，所提供的发射控制信号与第一和第二扫描信号交迭，并且具有等于或大于第一扫描信号的宽度。在图4所示的实施例中，发射控制信号的宽度或持续时间等于一个水平周期1H，而该一个水平周期1H等于施加给第一扫描线S1n的第一扫描信号的持续时间。
数据驱动器120接收来自定时控制器150的数据控制信号DCS。然后，数据驱动器120响应于数据控制信号DCS生成数据信号，并且将数据信号提供给数据线D1到Dm。这里，数据驱动器120将预定的恒定灰度等级电压作为数据信号提供给数据线D1到Dm。
这里，数据驱动器120在一个水平周期1H的第二周期的一部分期间接收来自像素140的像素电流，并且检查接收到的像素电流是否具有相应于数据Data的水平。例如，当相应于数据Data的比特值(或灰度等级水平)的像素140中流动的像素电流是10uA时，数据驱动器120检查接收到的像素电流是否是10uA。当数据驱动器120从每个像素140接收到不期望的电流时，数据驱动器120调整灰度等级电压，由此允许期望的电流在每个像素140中流动。这里，数据驱动器120包括至少一个具有j个通道(其中，j是自然数)的数据驱动集成电路129。稍后将详细描述数据驱动集成电路129的详细配置。
现在更详细地描述图3。为方便起见，图3示意性地图示了一个像素，该像素耦合到第m个数据线Dm、第n个第一扫描线S1n、第n个第二扫描线S2n、第n个发射控制线En。在图3中，晶体管M1到M4被图示为p沟道金属氧化物半导体(PMOS)晶体管，但是本发明并不局限于使用PMOS晶体管。
参考图3，根据本发明第一实施例的像素140包括发光器件OLED、第一开关单元141、第二开关单元142、驱动器143、第三晶体管M3。
第一开关单元141耦合在数据线Dm和驱动器143之间，并且将来自数据线Dm的灰度等级电压提供给驱动器143。这里，第一开关单元141包括至少一个晶体管。例如，第一开关单元141包括由发送到第n个第一扫描线S1n的第一扫描信号控制的一个第一晶体管M1。
第二开关单元142耦合在数据线Dm和形成在驱动器143和发光器件OLED之间的公共节点之间，并且将来自驱动器143的像素电流提供给数据线Dm。这里，第二开关单元142包括至少一个晶体管。例如，第二开关单元142包括由发送到第n个第二扫描线S2n的第二扫描信号控制的一个第二晶体管M2。
第三晶体管M3耦合在驱动器143和发光器件OLED之间。这里，第三晶体管M3由从第n个发射控制线En发送的发射控制信号控制。第三晶体管M3实质上在提供发射控制信号时的周期期间截止，而在其它时候导通。
驱动器143提供像素电流给第二晶体管M2和第三晶体管M3同时所提供的像素电流量将相应于驱动器143从第一晶体管M1接收到的灰度等级电压。这里，驱动器143包括耦合在提供第一电压ELVDD的第一电力线和第三晶体管M3之间的第四晶体管M4、耦合在第四晶体管M4的栅极电极和提供第一电压ELVDD的第一电力线之间的第一电容器C1。第一电容器C1充电到相应于灰度等级电压的恒定电压。结果，第四晶体管M4提供与第一电容器C1中充电的电压相应的像素电流。
参考图3和图4，像素140如下操作。在一帧的预定水平周期内，通过第n个第一扫描线S1n提供第一扫描信号，同时，通过第n个第二扫描线S2n提供第二扫描信号。
第一晶体管M1接收第一扫描信号并且在一个水平周期1H的第一周期内导通。当第一晶体管M1导通时，在第一周期的持续时间内数据线Dm的数据信号即灰度等级电压被提供给第一电容器C1。结果，第一电容器C1以相应于数据信号的预定恒定电压被充电。同时，在第一周期期间第二晶体管M2接收第二扫描信号并且保持截止。
然后，在第二周期的一部分期间第一晶体管M1截止而第二晶体管M2导通。当第二晶体管M2导通时，相应于第一电容器C1中的充电电压的像素电流被从第四晶体管M4提供给数据线Dm。该像素电流被从数据线Dm提供给数据驱动器120，并且数据驱动器120根据接收到的像素电流增加或减少灰度等级电压的电平。反过来，把该灰度等级电压作为数据信号提供给第一电容器C1，由此允许期望的像素电流在像素140中流动。接下来，第二晶体管M2截止，第一晶体管M1导通。当第一晶体管M1导通时，由数据驱动器120增加或减少的灰度等级电压被作为数据信号提供给第一电容器C1，由此控制第一电容器C1中充电的电压电平。实际上，在第二周期内第一晶体管M1和第二晶体管M2至少交替导通和截止一次，从而改变第一电容器C1中充电的电压以允许期望的像素电流在像素140中流动。
如上所解释的，在第一晶体管M1导通而第二晶体管M2截止时用从数据线Dm接收到的数据信号使第一电容器C1充电。随后，当第二晶体管M2导通而第一晶体管M1截止时，通过第二晶体管M2使第一电容器C1放电，从而通过第二晶体管M2发送像素电流到数据驱动器120，该数据驱动器120根据接收到的像素电流调整下一数据信号并且在当第一晶体管M1再次导通而第二晶体管M2截止的下一周期期间将该下一数据信号发送回到第一电容器C1。
图5是示出图2中所示的数据驱动集成电路的实施例的框图。为方便起见，图5示例性地图示了具有j个通道的像素集成电路129。
参考图5，数据驱动集成电路129包括移位寄存器部件200，用于顺序生成采样信号；采样锁存器部件210，用于响应于采样信号顺序存储数据Data；保持锁存器部件220，用于临时存储采样锁存器部件210的数据Data以及将所存储的数据Data提供给电压数字-模拟转换器(voltagedigital-analog converter，VDAC)230以生成相应于数据Data的灰度等级电平的灰度等级电压Vdata；电流数字-模拟转换器(current digital-analogconverter，IDAC)240，用于生成相应于数据Data的灰度等级电平的灰度等级电流Idata；电压控制单元250，以相应于通过数据线D1到Dj提供的像素电流Ipixel控制灰度等级电压Vdata；缓冲器部件260，用于将来自电压控制单元250的灰度等级电压Vdata提供给数据线D1到Dj；以及选择单元280，用于选择性地将数据线D1到Dj耦合到缓冲器部件260或电压控制单元250。
移位寄存器部件200接收来自定时控制器150的源移位时钟SSC和源启动脉冲SSP并且每个源移位时钟SSC周期将源启动脉冲SSP移位，由此顺次生成j个采样信号。在图5所示的示例中，移位寄存器部件200包括j个移位寄存器2001到200j。
采样锁存器部件210响应于从移位寄存器部件200顺序提供的采样信号顺序存储数据Data。在图5所示的示例中，采样锁存器部件210包括用于存储j个数据Data的j个采样锁存器2101到210j。此外，每个采样锁存器2101到210j的大小相应于数据Data的比特值。例如，在数据Data是k个比特的情况下，采样锁存器2101到210j的每个具有相应于k个比特的大小。
保持锁存器部件220响应于源输出使能信号SOE接收来自采样锁存器部件210的数据Data并且将其存储。此外，保持锁存器部件220响应于源输出使能信号SOE将存储在保持锁存器部件220中的数据Data提供给VDAC 230和IDAC 240。在图5所示的示例中，保持锁存器部件220包括j个保持锁存器2201到220j，每个都能够存储k个比特。
VDAC 230产生相应于数据Data的比特值(即，灰度等级电平)的灰度等级电压Vdata，并且将灰度等级电压Vdata提供给电压控制单元250。在图5所示的示例中，VDAC 230产生相应于从保持锁存器部件220提供的j个数据Data的j个灰度等级电压Vdata。这样，VDAC 230包括j个电压产生器2301到230j。为方便起见，把VDAC 230所产生的灰度等级电压Vdata称作第一灰度等级电压Vdata。
IDAC 240产生相应于数据Data的比特值的灰度等级电流Idata并且将灰度等级电流提供给电压控制单元250。这里，IDAC 240产生相应于从保持锁存器部件220提供的j个数据Data的j个灰度等级电流Idata。这样，IDAC240包括j个电流产生器2401到240j。
电压控制单元250接收第一灰度等级电压Vdata、灰度等级电流Idata、像素电流Ipixel。电压控制单元250将灰度等级电流Idata与像素电流Ipixel进行比较，并且基于灰度等级电流Idata和像素电流Ipixel之间的差来控制第一灰度等级电压Vdata的电平。在下文中，为方便起见，把由电压控制单元250控制的第一灰度等级电压Vdata称作第二灰度等级电压Vdata2。电压控制单元250调整第二灰度等级电压Vdata2的电平以使得灰度等级电流Idata等于像素电流Ipixel。在图5所示的示例中，电压控制单元250包括j个电压控制器2501到250j。
缓冲器部件260将来自电压控制单元250的第一灰度等级电压Vdata或者第二灰度等级电压Vdata2提供给j个数据线D1到Dj。在图5所示的示例中，缓冲器部件260包括j个缓冲器2601到260j。
选择单元280选择性地将数据线D1到Dj耦合到缓冲器部件260或电压控制单元250的任一个。在图5所示的示例中，选择单元280包括j个选择器2801到280j。
图6示出了本发明的另一实施例，其中数据驱动器集成电路129还包括在保持锁存器部件220与VDAC 230和IDAC 240两者之间的电平转换器部件270。电平转换器部件270增加从保持锁存器部件220提供的数据Data的电压电平并且将其提供给VDAC 230和IDAC 240。如果直接从外部系统将具有高电压电平的数据Data提供给数据驱动集成部件129，则要求能够处理高电压电平的额外的电路元件，而这增加生产成本。但是，通过包括电平转换器部件270，可以将处于低电压电平的数据Data由外部系统提供给数据驱动集成电路129，而稍后由电平转换器部件270将该低电压电平增加到较高电平。结果，并不额外需要能够处理高电压电平的外部输入的电路元件，由此降低了生产成本。在图6所示的示例中，电平转换器部件270包括j个电平转换器2701到270j。
图7是示出了图5所示的电压控制器2501到250j之一和选择器2801到280j之一的内部电路的电路图。为方便起见，图7示例性地图示了第j个电压控制器250j和第j个选择器280j。在该图中还示出了缓冲器260j和像素140。
参考图7，选择器280j包括耦合在缓冲器260j和数据线Dj之间的第五晶体管M5，以及耦合在电压控制器250j和数据线Dj之间的第六晶体管M6。这里，第五晶体管M5和第六晶体管M6彼此交替导通并且将数据线Dj与缓冲器260j或电压控制器250j的任一个耦合。为了实现该交替导通和截止，第五晶体管M5和第六晶体管M6在导电类型上不同。例如，如果一个是PMOS晶体管，则另一个将是NMOS晶体管。这里，第五晶体管M5和第六晶体管M6都由通过控制线CL提供的选择信号来控制。
图8示出了提供给图7的选择器280j的选择信号CL的波形。如图8所示，在一个水平周期1H的第一周期期间提供选择信号CL以使第五晶体管M5导通。在图7所示的示例中，第五晶体管M5图示为PMOS晶体管，因而为导通要求其栅极的低电压。在一个水平周期1H的第二周期期间，提供选择信号CL以使第五和第六晶体管M5和M6彼此交替导通和截止。在该周期期间，如果第五晶体管M5导通，则第六晶体管M6截止，反之亦然。在第二周期期间，提供选择信号CL以根据第一晶体管M1来使第五晶体管M5导通和截止以及根据第二晶体管M2来使第六晶体管M6导通和截止。
电压控制器250j包括比较器252、电压调整器254、控制器256、电容器C和开关器件SW1。开关器件SW1耦合在VDAC 230和缓冲器260j之间。此外，开关器件SW1由控制器256控制。控制器256在第一周期期间接通开关器件SW1而在第二周期期间断开开关器件SW1。
电容器C耦合在电压调整器254和作为公共节点形成在开关器件SW1和缓冲器部件260j之间的第一节点N1之间。电容器C相应于从电压调整器254提供的电压增加或减少施加给第一节点N1的电压电平。例如，当电压调整器254提供高电压电平给电容器C时，由电容器C增加施加给第一节点N1的电压。另一方面，当电压调整器254提供低电压电平时，由电容器C减少施加给第一节点N1的电压。
比较器252接收来自IDAC 240的灰度等级电流Idata并且经由数据线Dj和选择器280j接收来自像素140的像素电流Ipixel。从接收第一和第二扫描信号的像素140提供像素电流Ipixel。一旦比较器252接收灰度等级电流Idata和像素电流Ipixel，并且将灰度等级电流Idata和像素电流Ipixel进行比较，比较器252可以提供相应于比较结果的第一和第二控制信号给电压调整器254。例如，当灰度等级电流Idata高于像素电流Ipixel时比较器生成第一控制信号，而当灰度等级电流Idata低于像素电流Ipixel时比较器生成第二控制信号。
电压调整器254基于从比较器252提供的第一和第二控制信号将预定的恒定电压施加给电容器C。电压调整器254将使得像素电流Ipixel近似等于灰度等级电流数据Idata的电压量提供给电容器C。结果，依据提供给电容器C的电压增加或减少施加给第一节点N1的电压。第一节点N1的增加或减少了的电压用作第二灰度等级电压Vdata2。
控制器256在一个水平周期1H的第一周期内使开关器件SW1导通，而在第二周期内使开关器件SW1截止。此外，控制器256将计数信号提供给电压调整器254并且在第二周期期间逐渐增加该计数信号。例如，控制器256将计数信号提供给电压调整器254并且计数信号从“1”增加到“l，”其中“l”是自然数。因而，控制器256可以包括计数器(没有示出)。控制器256的计数信号响应于复位信号而被初始化。设置成每一水平周期1H提供该复位信号。例如，水平同步信号H或扫描信号可用作复位信号。
根据本发明一个实施例的电压控制器如下操作。首先，在一个水平周期1H的第一周期内使开关器件SW1、第五晶体管M5、第一晶体管M1导通。当接通开关器件SW1时，第一灰度等级电压Vdata被从VDAC 230(图5和图6)经由缓冲器260j和第五晶体管M5提供给数据线Dj。然后，第一灰度等级电压Vdata被从数据线Dj提供给由扫描信号选择的像素140。即，第一灰度等级电压Vdata被从数据线Dj经由通过第一扫描信号导通的第一晶体管M1提供给驱动器143。然后，驱动器143的第一电容器C1以相应于第一灰度等级电压Vdata的电压被充电。本质上，第一周期被设置成允许像素140的第一电容器C1以相应于第一灰度等级电压Vdata的预定恒定电压被充电。
在像素140的第一电容器C1以相应于第一灰度等级电压Vdata的电压被充电之后，在第二周期的开始，第六和第二晶体管M6和M2导通，而开关器件SW1和第五、第一晶体管M5、M1截止。
当开关器件SW1断开时，第一节点处于浮动状态。通过寄生电容(没有示出)等将施加给第一节点的电压维持为第一灰度等级电压Vdata。此外，第二晶体管M2导通且将由像素140的驱动器143产生的像素电流Ipixel经由第二晶体管M2、数据线Dj、第六晶体管M6提供给比较器252。
比较器252接收像素电流Ipixel并且将像素电流Ipixel与从IDAC240(图5，图6)提供的灰度等级电流Idata进行比较，并且基于比较结果输出第一和第二控制信号到电压调整器254。灰度等级电流Idata是相应于数据Data的应该流过像素140的理想电流，而像素电流Ipixel是流过像素140的真实电流。
在第二周期内，控制器256将从“1”增加到“l”的计数信号提供给电压调整器254。电压调整器254接收计数信号并且将相应于比较器252的第一或第二控制信号的预定恒定电压提供给第一电容器C1。这里，电压调整器254基于第一或第二控制信号调整提供给第一电容器C1的电压从而灰度等级电流Idata和像素电流Ipixel彼此近似相等。施加给第一节点N1的电压根据提供给第一电容器C1的电压而变化，由此产生第二灰度等级电压Vdata2。
在产生第二灰度等级电压Vdata2之后，第六、第二晶体管M6、M2截止，而第五、第一晶体管M5、M1导通。当第五晶体管M5和第一晶体管M1导通时，施加给第一节点N1的第二灰度等级电压Vdata2被提供给像素140。像素140产生相应于第二灰度等级电压Vdata2的像素电流Ipixel。根据本发明的实施例，在第二周期期间，第六、第二晶体管M2、M6与第五、第一晶体管M1、M5彼此交替导通和截止至少一次，以确保灰度等级电流Idata近似于或等于像素电流Ipixel。
图9是示出了由图7所示的电压控制器256的电压调整器254控制的电压范围的图。由电压调整器254调整的电压的可调整范围由计数信号来确定。例如，当电压调整器254接收第一计数信号(例如，“1”)时，电压调整器254在图9所示的第一电压V1的范围内调整电压。即，当提供了第一计数信号时，将电压增加或减少V1/2的电压。进一步地，当电压调整器254接收第二计数信号(例如，“2”)时，电压调整器254在低于第一电压V1的第二电压V2的范围内调整电压。即，当提供第二计数信号时，将电压增加或减少V2/2的电压。在图9所示的示例中，设置第二电压V2约为第一电压V1的一半。同样，当电压调整器254接收第三计数信号(例如，“3”)时，电压调整器254在低于第二电压V2的第三电压V3的范围内调整电压。这样，计数信号越高，由电压调整器254调整的电压的可调整范围越小。在本示例中，每次增加计数可调整电压范围就减半。类似地，电压调整器254调整提供给第一电容器C1的电压以确保灰度等级电流Idata近似于或者等于像素电流Ipixel。
图3中所示像素140的驱动器143不能补偿第四晶体管M4的阈值电压。在如图3所示那样配置像素140的驱动器143的情况下，即使提供了具有期望的电压电平的数据信号(第一灰度等级电压Vdata或第二灰度等级电压Vdata2)，数据信号的电压电平也根据第四晶体管M4的阈值电压而变化。结果，需要相对长的时间使得期望的像素电流Ipixel流过像素140以及在一个水平周期1H的第二周期期间，期望的像素电流Ipixel可能不流过像素140。为了解决此问题，本发明提出具有图10中所示的替代性电路的像素140，其可以产生像素电流Ipixel而不管晶体管的阈值电压如何。
图10是图示了图2中所示像素140的第二实施例的电路图。为了方便起见，图10示例性地图示了像素2140，该像素2140耦合到第m个数据线Dm、第n个第一扫描线S1n、第n个第二扫描线S2n、第n个发射控制线En。
参考图10，根据本发明的替代性像素实施例的像素2140包括发光器件OLED、第一开关单元141、第二开关单元142、驱动器2143、称作第四晶体管M14的晶体管M14。
第一开关单元141耦合在数据线Dm和驱动器2143之间，并且将来自数据线Dm的数据信号(即，第一或第二灰度等级电压Vdata，Vdata2)提供给驱动器2143。第一开关单元141包括第一晶体管M11。第一晶体管M1由发送到第n个第一扫描线S1n的第一扫描信号控制。如果施加图4的波形，则在一个水平周期1H的第一周期的持续时间内第一晶体管M11导通，而在第二周期期间截止至少一次。
第二开关单元142耦合在数据线Dm和驱动器2143之间，并且将来自驱动器2143的的像素电流提供给数据线Dm。第二开关单元142包括第三晶体管M13。第三晶体管M13由发送到第n个第二扫描线S2n的第二扫描信号控制。给定图4的波形，在一个水平周期1H的第一周期内第三晶体管M13截止，而在第二周期内与第一晶体管M11交替导通和截止。
第四晶体管M14耦合在驱动器2143和发光器件OLED之间。第四晶体管M14由从第n个发射控制线En发送的发射控制信号控制。所提供的发射控制信号与第一和第二扫描信号交迭并且具有等于或大于第一扫描信号的宽度。第四晶体管M14在提供发射控制信号时的周期期间截止，而在其余的时间导通。
驱动器2143将相应于从第一开关单元141接收到的数据信号的像素电流Ipixel提供给第二开关单元142和第四晶体管M14。驱动器2143包括用于补偿第五晶体管M15的阈值电压的电路元件。例如，将驱动器2143配置为可以补偿晶体管的阈值电压的各种公知电路中的一个。
驱动器2143包括第一电容器C1、第二电容器C2、第五晶体管M15、第六晶体管M16、第七晶体管M17。
第一电容器C1耦合在第五晶体管M15和第一开关单元141之间，并且以相应于第五晶体管M15的阈值电压的电压被充电。
第二电容器C2耦合在提供第一电压ELVDD的第一电力线和作为公共节点形成在第一电容器C1和第一开关单元141之间的第二节点N2之间。第二电容器C2以相应于数据信号的电压被充电。
第五晶体管M15耦合在提供第一电压ELVDD的第一电力线和第四晶体管M14之间。第五晶体管M15将相应于在第一电容器C1和第二电容器C2中充电的电压的像素电流IPixel提供给第二开关单元142以及第四晶体管M14。
第六晶体管M16耦合在第二节点N2和提供第一电压ELVDD的第一电力线之间。第六晶体管M16由从第(n-1)个发射控制线En-1提供的发射控制信号来控制。第六晶体管M16在提供发射控制信号En-1时的周期内导通而在其余的周期内截止。为了在发射控制信号En-1是高时导通，第六晶体管M16具有不同于第四晶体管M14的导电类型。例如，当第四晶体管M14被形成为PMOS晶体管时，第六晶体管M16将形成为NMOS晶体管，反之亦然。
第七晶体管M17耦合在第五晶体管M15的栅极电极和第二开关单元142之间。第七晶体管M17由通过第(n-1)个发射控制线En-1提供的发射控制信号控制。第七晶体管M17在提供发射控制信号时的周期内导通而在其余周期截止。为了在施加给其栅极电极的电压为高时导通，第七晶体管M17具有与第六晶体管M16相同的导电类型。
图11示出了用于驱动图10中所示的像素2140的信号的波形。在此图以及剩余图的书面描述中，将假定发射控制信号具有近似相应于一个水平周期1H的两倍的宽度，以及提供给第(n-1)个发射控制线的发射控制信号与提供给第n个发射控制线的发射控制信号在一个水平周期1H的持续时间上交迭。
参考图11，为了说明像素2140的操作，在第(k-1)个水平周期k-1H(其中，k是自然数)和第k个水平周期KH期间将发射控制信号提供给第(n-1)个发射控制线En-1和第n个发射控制线En。
当将发射控制信号提供给第n个发射控制线En时，第四晶体管M14截止。当将发射控制信号提供给第(n-1)个发射控制线En-1时，第六晶体管M16和第七晶体管M17导通。当第六晶体管M16导通时，提供第一电压ELVDD的第一电力线的电压被提供给第二节点N2。当第七晶体管M17导通时，第五晶体管M15的端被耦合成类似二极管。结果，第一电力线提供的第一电压ELVDD降低了第五晶体管M15的阈值电压，并且然后被提供给第五晶体管M15的栅极端。第一电容器C1以相应于第五晶体管M15的阈值电压的电压被充电。
随后，在第k个水平周期KH期间，将第一扫描信号提供给第n个第一扫描线S1n而将第二扫描信号提供给第n个第二扫描线S2n。此外，在第k个水平周期KH期间，将发射控制信号提供给第n个发射控制线En，而不将发射控制信号提供给第(n-1)个发射控制线En-1。
当提供第一扫描信号时，第一晶体管M11在第k个水平周期KH的第一周期内导通。当第一晶体管M11导通时，在第一周期的持续时间内将数据信号(第一灰度等级电压Vdata)从数据线Dm提供给第二节点N2。结果，第二电容器C2以相应于数据信号的电压被充电。在同样的周期期间，第三晶体管M13接收第二扫描信号并且在第一周期的持续时间内截止。
这之后，在第k个水平周期KH的第二周期的一部分期间，第一晶体管M11截止，而第三晶体管M13导通。当第三晶体管M13导通时，相应于第一电容器C1中和第二电容器C2中充电的电压的像素电流Ipixel被经由第五晶体管M15和第三晶体管M13提供给数据线Dm。随后，像素电流Ipixel被从数据线Dm提供给数据驱动集成电路129。数据驱动集成电路129接收像素电流Ipixel并且调整数据信号的电压电平，由此允许期望的像素电流Ipixel在像素2140中流动。此外，数据驱动集成电路129把具有增加了的或者减少了的电压电平的调整后的数据信号(第二灰度等级电压Vdata2)提供给数据线Dm。
接下来，第三晶体管M13截止，而第一晶体管M11导通。当第一晶体管M11导通时，具有增加了的或者减少了的电压电平的调整后的数据信号被经由第一晶体管M11提供给第二节点N2。作为结果，第二电容器C2以相应于调整后的数据信号的电压被充电。根据本发明的实施例，在第二周期期间第一晶体管M11和第三晶体管M13交替导通和截止至少一次，从而改变了第一电容器C1中充电电压的电平，由此控制在像素2140中流动的像素电流Ipixel。
这之后，在第(K+1)个水平周期(k+1)H(仅部分示出)期间，第四晶体管M14导通。当第四晶体管M14导通时，像素电流被从第五晶体管M15提供给发光器件OLED。发光器件OLED发射相应于接收到的像素电流Ipixel的光。流到发光器件OLED的像素电流Ipixel已被调整到期望电平，从而发光器件OLED发射具有期望亮度的光。
图12是图示了图2中所示像素140的第三实施例的电路图。除了第一开关单元3141的结构不同于第一和第二实施例的第一开关单元141外，根据本发明第三实施例的像素3140具有与图10中所示相同的配置。因而，省略了对类似部件的描述。
参考图12，根据本发明第三实施例的像素3140的第一开关单元3141包括第一晶体管M11和第二晶体管M12。第一晶体管M11耦合在数据线Dm和驱动器142之间。第一晶体管M11由提供给第n个第一扫描线S1n的第一扫描信号控制。即，如果所施加的信号的波形对于一个水平周期1H是图4中所示的或者对于第k个水平周期KH是如图11中所示的，则第一晶体管M11在一个水平周期1H的第一周期内导通，而在第二周期内导通和截止至少一次。
第二晶体管M12耦合在第一晶体管M11和驱动器2143之间。第二晶体管M12由通过第n个第二扫描线S2n提供的第二控制信号控制。此外，第二晶体管M12包括彼此电耦合的第一电极(例如，源极电极)和第二电极(例如，漏极电极)。这样，当第一晶体管M11导通时，数据信号被提供给驱动器2143而不管第二晶体管是导通还是截止。采用第二晶体管M12以减少第一晶体管M11的开关误差。本质上，因为在第一开关单元3141中提供第二晶体管M12，所以减少了开关误差，由此提高了驱动可靠性。
图13是图示了图2所示像素140的第四实施例的电路图。除了图10中的第一开关单元141和图13中的第一开关单元4141的结构不同外，根据本发明第四实施例的像素4140具有与图10中的第二实施例相同的配置。为了简明起见，省略了类似部件的描述。
参考图13，根据本发明第四实施例的像素4140的第一开关单元4141包括以传输门形式彼此耦合的第一晶体管M11和第二晶体管M12。作为PMOS导电型形成的第一晶体管M11包括耦合到第n个第一扫描线S1n的栅极电极。作为NMOS导电型形成的第二晶体管M12包括耦合到第n个第二扫描线S2n的栅极电极。图4和图11两者的第一扫描信号和第二扫描信号极性不同，从而当提供第一和第二扫描信号时第一晶体管M11和第二晶体管M12同时导通。当两个晶体管均导通时数据线Dm通过这对第一和第二晶体管M11、M12与驱动器2143电耦合。
在其中第一晶体管M11和第二晶体管M12以所示的传输门形式耦合的情况下，电压对电流的曲线显示为近似直线并且最小化了开关误差。在图14中所示的第四实施例的变形中，第一开关单元42141改为包括被耦合为一对传输门的晶体管M111、M112、M121、M122。本质上，第四实施例的第一开关单元4141、42141包括以传输门形式耦合的至少一个NMOS晶体管和至少一个PMOS晶体管。
图15示出了第二实施例的变形，其中像素22140中所包含的晶体管在导电类型上与图10所示的第二实施例不同。例如，图10中所示的像素2140可以包括NMOS晶体管而不是PMOS晶体管M11到M15，以及PMOS晶体管而不是NMOS晶体管M16和M17从而得到图15的像素22140。在该变形中，如本领域技术人员所公知的，信号(第一扫描信号、第二扫描信号、发射控制信号等)仅在极性上被反转，而并没有改变晶体管的操作。
图16示出了像素5140的第五实施例。根据该实施例，图10、12、13、14、15上所示的各种实施例及其变形的像素2140、22140、3140、4140、42140、22140中所示的在驱动器2143中提供的第二电容器C2可以被移动。如图16中所示，在第五实施例的像素5140中，第二电容器C2耦合在提供第一电压ELVDD的第一电力线和作为公共节点形成在第一电容器C1和第五晶体管M15之间的第三节点N3之间。即使第二电容器C2耦合在第三节点N3和提供第一电压ELVDD的第一电力线之间，像素5140也执行与图10中所示的像素2140相同的功能。
图17示出像素6140的第六实施例。根据本发明的此实施例，第六晶体管M16和第七晶体管M17可以耦合到额外提供的第n个第三扫描线S3n。在这种情况下，第六晶体管M16和第七晶体管M17具有与第四晶体管M14相同的导电类型。耦合到第n个第三扫描线S3n的第六晶体管M16和第七晶体管M17在通过第n个第三扫描线S3n提供第三扫描信号时的周期内导通，而在其余的时间截止。
图18示出了用于驱动图17的像素6140的信号的波形。在将第一扫描信号提供给第n个第一扫描线S1n之前提供第三扫描信号。例如，当在第k个水平周期kH期间提供第一扫描信号时，在第(k-1)个水平周期k-1H期间提供第三扫描信号。
虽然已示出和描述了本发明的示例性实施例，但是本领域普通技术人员应该理解，可以对这些实施例进行修改而不背离本发明的远离和精神，本发明的范围在权利要求书和等价物中定义。
本申请要求2004年12月24日在韩国知识产权局提交的韩国专利申请No.2004-112519的优选权和权益，其全部内容在此引作参考。
权利要求
1.一种像素电路，包括发光器件；驱动器，用于提供与从数据线提供的数据信号相应的像素电流给发光器件；第一开关单元，其耦合在驱动器和数据线之间并且在水平周期的第一周期期间导通而在水平周期的第二周期期间截止且导通至少一次，该水平周期被划分成第一周期和第二周期；以及第二开关单元，其耦合在数据线和形成在驱动器和发光器件之间的公共节点之间，该第二开关单元在第一周期期间截止而在第二周期期间与第一开关单元交替导通和截止，其中所述驱动器包括第一晶体管，用于从由第一电力线提供的电压产生像素电流，该像素电流相应于数据信号并且被提供给发光器件；第一电容器，其耦合在第一晶体管和第一开关单元之间，能够以相应于第一晶体管的阈值电压的电压被充电；以及第二电容器，其在一端耦合到由第一电容器和第一开关单元的耦合形成的节点，该第二电容器在另一端耦合到第一电力线并且可以以相应于数据信号的电压充电。
2.如权利要求1所述的像素电路，其中当所述第一开关单元导通时将所述数据信号提供给驱动器，并且当第二开关单元导通时将像素电流提供给数据线。
3.如权利要求2所述的像素电路，还包括第一扫描线，其耦合到第一开关单元并且提供第一扫描信号以控制第一开关单元在第一周期期间导通而在第二周期期间截止和导通至少一次；以及第二扫描线，其耦合到第二开关单元并且提供第二扫描信号以控制第二开关单元在第一周期期间截止而在第二周期期间与第一开关单元交替导通和截止。
4.如权利要求3所述的像素电路，其中所述第一开关单元包括第二晶体管，其耦合在数据线和驱动器之间并且由第一扫描线来控制；以及第三晶体管，其耦合在第一晶体管和驱动器之间并且由第二扫描线来控制，第三晶体管具有彼此电耦合的漏极电极和源极电极。
5.如权利要求3所述的像素电路，其中所述第一开关单元包括第二晶体管，其作为PMOS晶体管被提供并且由第一扫描线来控制；以及第三晶体管，其作为与第二晶体管以传输门形式耦合的NMOS晶体管被提供并且由第二扫描线来控制。
6.如权利要求5所述的像素电路，其中所述第一开关单元还包括第四晶体管，其作为PMOS晶体管被提供并且由第二扫描线来控制；以及第五晶体管，其作为与第二晶体管以传输门形式耦合的NMOS晶体管被提供并且由第一扫描线来控制，由第四晶体管和第五晶体管形成的传输门耦合在驱动器和由第二晶体管和第三晶体形成的传输门之间。
7.如权利要求3所述的像素电路，其中所述第二电容器耦合在第一电力线和作为公共节点形成在第一电容器和第一开关单元之间的第一节点之间。
8.如权利要求7所述的像素电路，其中所述驱动器还包括第二晶体管，其耦合在第一节点和第一电力线之间，在提供第一扫描信号和第二扫描信号之前第二晶体管导通；以及第三晶体管，其耦合在第一晶体管的栅极电极和第一晶体管的第二电极之间，当第二晶体管导通时第三电极导通。
9.如权利要求8所述的像素电路，还包括耦合在驱动器和发光器件之间的第四晶体管，第四晶体管在提供第一扫描信号时截止而在其它时间导通。
10.一种发光显示器，包括数据驱动器，用于提供数据信号给数据线；扫描驱动器，用于分别提供第一扫描信号、第二扫描信号、发射控制信号给第一扫描线、第二扫描线、发射控制线；以及像素部分，其具有耦合到数据线、第一扫描线、第二扫描线、发射控制线的像素，该像素具有如权利要求1所述的像素电路。
11.一种发光显示器，包括数据驱动器，用于提供数据信号给数据线；扫描驱动器，用于分别提供第一扫描信号、第二扫描信号、发射控制信号给第一扫描线、第二扫描线、发射控制线；以及像素部分，其具有耦合到数据线、第一扫描线、第二扫描线、发射控制线的像素，该像素具有如权利要求2所述的像素电路。
12.一种发光显示器，包括数据驱动器，用于提供数据信号给数据线；扫描驱动器，用于分别提供第一扫描信号、第二扫描信号、发射控制信号给第一扫描线、第二扫描线、发射控制线；以及像素部分，其具有耦合到数据线、第一扫描线、第二扫描线、发射控制线的像素，该像素具有如权利要求3所述的像素电路。
13.一种发光显示器，包括数据驱动器，用于提供数据信号给数据线；扫描驱动器，用于分别提供第一扫描信号、第二扫描信号、发射控制信号给第一扫描线、第二扫描线、发射控制线；以及像素部分，其具有耦合到数据线、第一扫描线、第二扫描线、发射控制线的像素，该像素具有如权利要求4所述的像素电路。
14.一种发光显示器，包括数据驱动器，用于提供数据信号给数据线；扫描驱动器，用于分别提供第一扫描信号、第二扫描信号、发射控制信号给第一扫描线、第二扫描线、发射控制线；以及像素部分，其具有耦合到数据线、第一扫描线、第二扫描线、发射控制线的像素，该像素具有如权利要求5所述的像素电路。
15.一种发光显示器，包括数据驱动器，用于提供数据信号给数据线；扫描驱动器，用于分别提供第一扫描信号、第二扫描信号、发射控制信号给第一扫描线、第二扫描线、发射控制线；以及像素部分，其具有耦合到数据线、第一扫描线、第二扫描线、发射控制线的像素，该像素具有如权利要求6所述的像素电路。
16.一种发光显示器，包括数据驱动器，用于提供数据信号给数据线；扫描驱动器，用于分别提供第一扫描信号、第二扫描信号、发射控制信号给第一扫描线、第二扫描线、发射控制线；以及像素部分，其具有耦合到数据线、第一扫描线、第二扫描线、发射控制线的像素，该像素具有如权利要求8所述的像素电路。
17.一种发光显示器，包括数据驱动器，用于提供数据信号给数据线；扫描驱动器，用于分别提供第一扫描信号、第二扫描信号、发射控制信号给第一扫描线、第二扫描线、发射控制线；以及像素部分，其具有耦合到数据线、第一扫描线、第二扫描线、发射控制线的像素，该像素具有如权利要求9所述的像素电路。
全文摘要
描述了能够以期望的亮度显示图像的发光显示器中的像素的电路。该像素电路包括用于提供与从数据线提供的数据信号相应的像素电流给发光器件的驱动器；耦合在驱动器和数据线之间的第一开关单元；以及耦合在数据线和形成在驱动器和发光器件之间的公共节点之间的第二开关单元。驱动器又包括用于产生要从第一电力线提供给发光器件的像素电流的第一晶体管；耦合在第一晶体管和第一开关单元之间以便被以相应于第一晶体管的阈值电压的电压充电的电容器；以及被以相应于数据信号的电压充电的第二电容器。
文档编号H05B33/08GK1794327SQ200510091050
公开日2006年6月28日 申请日期2005年8月4日 优先权日2004年12月24日
发明者崔相武, 金烘权, 权五敬 申请人:三星Sdi株式会社