专利名称：差分对兼容电路板的制作方法
技术领域：
本实用新型涉及一种电路板，特别是一种差分对兼容的电路板。
背景技术：
在通信系统中，传输信号的板内互连基本上是通过印刷电路板(print circuit board, PCB)上的铜线进行连接。在系统的研发初期，系统功能因性 能和成本的差异往往有多种实现电路。如果每种实现电路都制作一块PCB， 这样既浪费时间，成本也高。因此为了减少成本和缩短研发周期，多种电路 在PCB上同时实现，这种多电路的同时实现就是兼容设计。
图1为现有技术采用铜线连接的电路图。如图l所示，现有技术中，多 电路实现兼容的设计是在PCB上，采用铜线对要选通的电路进行简单地连接， 即公共电路300与第一分电路100和第二分电路200之间采用铜线直接连 接。当选通第一分电路100时，期望的信号传输路径是公共电路300到第一 分电路100，这时从分叉点到第二分电路200之间的连线就是在信号传输线 路中出现的短截线，通常，短截线越长会导致信号质量越差。而采用铜线连 接的方式，在PCB制备完成后不易更改信号的传输线路，无法去掉多余的短 截线。因此，该方式只适用于PCB线路上传输的是低速信号的情形，当信号 速率达到几百兆甚至更高时，多电路兼容设计带来的短截线(即尾桩)将 会给传输信号质量带来严重影响。
差分对是由两根传输信号幅度相同，相位相反的信号线一起布线形成的， 两根信号线越靠近效果越好。組成一组差分对的两根信号线中，定义其中一 根信号线为正线，标记为"+"，另一根信号线为负线，标记为"-";正线 和负线的传输信号幅度相同，相位相反。由于差分对的抗干扰能力强、电压 幅度低等特点，非常适合高速信号的传输，因此差分对的兼容设计非常重要。图2为现有技术PCB的分层结构示意图。如图2所示，PCB —般是包括 表面信号层(分为顶层信号层400和底层信号层500 )、内层信号层600、介 质层700 (由绝缘材料组成)、过孔800等。过孔800通常是用于信号层切 换的电气通路，其内壁附有铜，具有导通性，顶层信号层400的铜线和底层 信号层铜线500就通过过孔800连接起来；而不需要与过孔800连接的层面 (如内层信号层600 )，其铜线(或铜皮)则与过孔800保持一定距离。
为了消除传输高速信号时，多电路兼容设计带来的尾桩对信号质量的影 响，目前比较通用的方法是采用电阻或者电容将多个分电^各相互隔离。图3 为现有技术采用电阻连接的电路图。如图3所示，公共电路300与第一分电 路100和第二分电路200采用电阻相互隔离。当使用第一分电路100时，断 开电阻R3和R4，且R3和R4越靠近分叉点，留下的尾桩将越短，第一分电 路IOO的信号质量也越好。同理，采用第二分电路200时可以断开R1和R2。 因此，在采用差分对进行多电路兼容设计时，关键的问题是如何在PCB中布 置起隔离作用的电阻，使得既达到消除尾桩的目的，又易于实现。
实际工艺中，电子元件引脚与位于PCB表面的焊盘焊接后，电子元件就 与PCB的电路铜线连接起来了 。每个电阻或电容需要通过两个焊盘焊接在PCB 上。在PCB同一表层信号层上，分别选^l两个不同电阻或电容的其中一个焊 盘，并重叠放置，如果焊盘是正方形，两个焊盘就会完全重叠。在PCB制作 完成后，两个重叠焊盘合二为一。
图4为现有技术PCB顶层信号层上焊盘重叠的示意图。如图4所示，与 第一分电路100的一组差分对线连接的电阻焊盘对和与第二分电路200的一 组差分对线连接的电阻焊盘对均布设在PCB的顶层信号层上。其中，第一子 焊盘对A100的一个焊盘和第三子焊盘对B100的一个焊盘重叠，第二子坪盘 对A200的一个焊盘和第四子焊盘对B200的一个焊盘重叠，当选通第一分电 路100时，期望的信号流向为公共电路300到第一分电路100，这时可以分 别在第一子焊盘对A100和第二子焊盘对A200的二个焊盘上均焊接电阻，连 通第一分电路100的铜线；第三子焊盘对BlOO和第四子焊盘对B200的二个
4焊盘上均不焊接电阻。同理，选通第二分电路200时，第三子焊盘对B100和 第四子焊盘对B200的二个焊盘上均焊接电阻，连通第二分电路200的铜线， 第一子焊盘对A100和第二子焊盘对A200的二个焊盘上均不焊接电阻。
参照图2-4所示，/>共电3各300的差分对铜线和第一分电路100的差分 对铜线与第一子焊盘对A100和第二子焊盘对A200连接，占据了 PCB的顶层 信号层。连接第二分电路200差分对"+"线和"-"线的第三子焊盘对BIOO 和第四子焊盘对B200的焊盘分布在公共电路300的差分对铜线和第一分电路 100的差分对铜线的两侧。由于差分对的"+"线和"-"线必须在一起布线， 且"+"线和"-"线布线长度必须相同，因此连接第二分电路200的差分对 的"+"线不能在顶层信号层绕过公共电路300的差分对铜线或第一分电路 IOO的差分对铜线与"-"线走在一起，只能是"+"线和"-"线都利用过孔 800转到PCB的内层信号层后再一起布线，然后再通过过孔800转到顶层信 号层分别与第三子焊盘对B100和第四子焊盘对B200的焊盘连接(如图4虚 线所示)，这样需利用PCB的顶层信号层和一个内层信号层来实现一组差分 对的兼容。
如欲实现两组差分对兼容，可在上述技术方案的基础上，在顶层信号层 上增加布设另 一重叠焊盘的焊盘对。由于目前电路模块周围的配置电阻和电 容已经很多，如果将焊盘对都布设在PCB的同一表面信号层，会使电路模块 占用的区域明显增加，导致布板空间更加紧张。
此外，如欲实现两組差分对兼容，还可在PCB的顶层信号层和底层信号 层均布设重叠焊盘的焊盘对。在PCB的底层信号层布设重叠焊盘对，则需要 使用底层信号层和另一个内层信号层完成走线，从而实现两组差分对兼容。 所以，该技术方案布线时，需占用PCB的4个信号层，即顶层信号层、底 层信号层和2个内层信号层。
因此，现有技术的缺陷在于现有的在PCB表层信号层上布设重叠焊盘 的电路板存在着占用太多PCB空间，差分对线需绕过一定距离才能彼此靠紧 同时布线，从而影响差分对耦合性的缺陷；特别是针对多组差分对进行兼容设计时，该缺陷显得尤为明显。因此，在PCB表层信号层上布设重叠焊盘的 电路板不能满足PCB上高密度的差分对兼容设计的需要。要实现多组差分对 兼容时，需充分同时利用二个表面信号层，尽量压缩电路模块需要的布板空 间。
实用新型内容
本实用新型的目的是提供一种差分对兼容电路板，以实现一组或多组差 分对兼容的同时，提高差分对的耦合性，节约印刷电路板的布板空间。
为了实现上述目的，本实用新型提供了一种差分对兼容电路板，包括 公共电路、第一分电路和第二分电路；
并排布设在印刷电路板的第一表层信号层上的第一焊盘对的分支连 接端与所述第一分电路的差分对线连接；
并排布设在印刷电路板的第二表层信号层上的第二焊盘对的分支连 接端与所述第二分电路的差分对线连接；
所述公共电路的差分对线与所述第一焊盘对的公共连接端连接，并通过 过孔与所述第二焊盘对的公共连接端连接。
本实用新型提出了一种差分对兼容设计电路板，充分利用印刷电路板二 个表层信号层(顶层信号层和底层信号层)和过孔连接公共电^^与二个分电 路的差分对线，实现了公共电路与二个分电路的差分对兼容的同时，不需要 占用印刷电路板的内层信号层；此外，由于同时利用PCB顶层信号层和底层 信号层分别布设焊盘对，差分对线不需绕过一定距离，就可实现在布线过程 中彼此靠紧同时布线，有利于提高差分对之间的耦合性；进一步地，由于本 实用新型是同时利用两个表面信号层布设焊盘对，因此压缩了布板空间，尤 其是在印刷电路板上实现高密度的多组差分对兼容时，明显节约了印刷电路 板的布板空间。
下面通过附图和实施例，对本实用新型的技术模块做进一步地详细描述。
图1为现有技术采用铜线连接的电路图2为现有技术PCB的分层结构示意图3为现有技术采用电阻连接的电路图4为现有^L术PCB顶层信号层上焊盘重叠的示意图5为本实用新型第一实施例的电if各图6为本实用新型第一实施例的顶层信号层上焊盘布设示意图； 图7为本实用新型第一实施例的底层信号层上焊盘布设示意图； 图8为本实用新型第一实施例差分对线正线的连接示意图； 图9为本实用新型第二实施例的电路图； 图IO为本实用新型第三实施例的电路图； 图11为本实用新型第三实施例的顶层信号层上焊盘布设示意图； 图12为本实用新型第三实施例的底层信号层上焊盘布设示意图； 图13为本实用新型第四实施例的电路图。
具体实施方式
本实用新型利用PCB上下二个表面信号层都可以焊接元器件的特点，提 供了一种差分对兼容电路板，包括
公共电路、第一分电路和第二分电路；
并排布设在印刷电路板的第一表层信号层上的第一焊盘对的分支连 接端与第一分电路的差分对线连接；
并排布设在印刷电路板的第二表层信号层上的第二焊盘对的分支连 接端与第二分电路的差分对线连接；
公共电路的差分对线与第一焊盘对的公共连接端连接，并通过过孔与 第二焊盘对的公共连接端连接。
本实用新型中的焊盘对具体为每组焊盘对包括并排布设在相同表层信号层上的二个子焊盘对，其中， 一个子焊盘对包括该焊盘对的分支连接端的
第一端以及公共连接端的第一端；另一个子焊盘对包括该焊盘对的分支连接
端的第二端以及/>共连接端的第二端。
当选通某一分电路的某一支路时，可在该支路对应的一组差分对信号连 接的焊盘对的二个子焊盘对上，分别焊接一个零欧姆电阻或选通电容，实现 该组差分对线与公共电路上对应的差分对线的连接。
本实用新型充分利用PCB 二个表层信号层(顶层信号层和底层信号层) 和过孔连接公共电路和二个分电路，实现了公共电路和二个分电路的差分对 兼容的同时，不需要利用PCB的内层信号层，因此节约了 PCB的布板空间； 此外，由于同时利用PCB顶层信号层和底层信号层分别布"&焊盘对，差分对 线不需绕过一定距离，就可实现在布线过程中彼此靠紧同时布线，有利于提 高差分对之间的耦合性。
实施例一
图5为本实用新型第一实施例的电路图。如图5所示，本实施例包括 作为分电路的第一接收电路1和第二接收电路2，以及作为公共电路的驱动 电路3，驱动电路3的一组差分对线与第一接收电路1和第二接收电路2的 对应的差分对线分别通过电阻R隔离。关^:是如何布设电阻R的焊盘，使得 消除尾桩的同时，可以更加节约PCB布板空间。
图6为本实用新型第一实施例的顶层信号层上焊盘布设示意图。如图6 所示，
布设在PCB顶层信号层上的一组第一焊盘对，包括并排布^L在PCB的顶 层信号层上的二个子焊盘对， 一个子焊盘对包括该第一焊盘对的分支连接端 的正线端Ali+以及公共连接端的正线端Alo+;另一子焊盘对包括该第一焊盘 对的分支连接端的负线端A2i-以及公共连接端的负线端A2o-。
图7为本实用新型第一实施例的底层信号层上焊盘布设示意图。如图7 所示，布设在PCB底层信号层上的一组第二焊盘对，该第二焊盘对位于布设 在顶层信号层上焊盘对的正下方，包括并排布设在PCB的底层信号层上的二个子焊盘对， 一个子焊盘对包括该第二焊盘对的分支连接端的正线端Bli+以 及公共连接端的正线端Blo+;另一个子焊盘对包括该第二焊盘对的分支连接 端的负线端B2i-以及公共连接端的负线端B2o-。
参见图6和图7所示并排布设在PCB的顶层信号层上的第一焊盘对的 分支连接端的正线端Ali+和负线端A2i-分别与第一接收电路1的一组差分对 线的正线(+ )和负线(-)连接；
并排布设在PCB的底层信号层上的第二焊盘对的分支连接端的正线端 Bli+和负线端B2i-分别与第二接收电路2的一组差分对线的正线(+ )和负 线(-)连接；
驱动电路3的一组差分对线中的正线(+)和负线(-)分别与顶层信号层 的第一焊盘对的公共连接端的正线端Alo+和负线端A2o-连接，并分别通过 过孔9与底层信号层的第二焊盘对的公共连接端的正线端Blo+和负线端 B2o-连接。
当要选通第一接收电路1时，期望的信号流向是驱动电路3到第一接 收电路1，可在顶层信号层的二个子焊盘对上分别焊接一个零欧姆电阻或 选通电容，而底层信号层的二个子焊盘对空置，即不焊接零欧姆电阻或选 通电容，从而实现驱动电路3连接第一接收电路1,而断开第二接收电路 2;同理，当要选通第二接收电路2时，期望的信号流向是驱动电路3到 第二接收电路2,可在底层信号层的二个子焊盘对上分别焊接一个零欧姆 电阻或选通电容，而顶层信号层的二个子焊盘对空置，即不焊接零欧姆电 阻或选通电容，从而实现驱动电路3连接第二接收电路2,而断开第一接 收电路1。
图8为本实用新型第一实施例差分对线正线的连接示意图。如图8所 示，驱动电路的差分对线中的正线端4通过PCB顶层信号层的铜线5与顶 层信号层第一焊盘对的公共连接端的正线端Alo+连接，并通过过孔9与PCB 的底层信号层上的铜线14连接，底层信号层上的铜线14与底层信号层上第 二焊盘对的公共连接端的正线端Blo+连接；进一步地，顶层信号层上的第一焊盘对的分支连接端的正线端Ali+与第一接收电路的一组差分对线中的 正线端8连接，底层信号层上的第二焊盘对的分支连接端的正线端Bli+与 第二接收电路的一组差分对线中的正线端13连接。
这样，驱动电路的差分对线中的正线端4就均与布设在顶层信号层的 第一焊盘对公共连接端的正线端Alo+和底层信号层的第二焊盘对的公共 连接端的正线端Blo+连接。
当在顶层信号层上的第一焊盘对的分支连接端的正线端Ali+和公共 连接端的正线端Alo+之间通过焊接零欧姆电阻或选通电容等方式连接时，驱 动电路的差分对线中的正线端4就实现了与第一接收电路的差分对线的正 线端8连接。同理，当在底层信号层的第二焊盘对的分支连接端的正线端 Bli+和第二焊盘对的公共连接端的正线端Blo+之间通过焊接零欧姆电阻或 选通电容等方式连接时，驱动电路的差分对线的正线端4就实现了与第二 接收电路的差分对线的正线端13连接。
焊盘对的公共连接端的焊盘外沿到过孔之间存在着一定的距离，该距离 越小，信号尾桩越小，对信号的影响也越小。为了减小信号尾桩的影响，在 电路板制备过程中，可将该距离控制在小于1.27mm范围内。由于过孔高度通 常为2. 032mm,因此，此时仅剩下小于3. 302mm的信号尾桩还与驱动电路连 接，但该长度的尾桩对速率小于10Gbps(目前数据通信行业最大的信号速率 一般小于3. 75Gbps)的信号无影响，即消除了尾桩的影响。
本实施例，同时利用PCB二个表层信号层(顶层信号层和底层信号层) 和过孔，实现了二个接收电路与一个驱动电路的一组差分对的兼容，不需要 利用PCB的内层信号层，因此压缩并节约了 PCB的布板空间；此外，由于同 时利用PCB顶层信号层和底层信号层分别布设焊盘对，差分对线不需绕过一 定距离，就可实现在布线过程中彼此靠紧同时布线，有利于提高差分对之间 的耦合性；进一步地，通过控制焊盘对的公共连接端的焊盘外沿到过孔之间 的距离和过孔高度，可减小信号尾桩，消除尾桩对差分对信号的影响。
实施例二图9为本实用新型第二实施例的电路图。如图9所示，本实施例将第一 驱动电路10和第二驱动电路20分别作为第一分电路和第二分电路，将接收 电路30作为公共电路，虽然兼容的电路图与实施例一有所区别，但实现第一 驱动电路IO、第二驱动电路20和接收电路30的差分对兼容设计时，其焊盘 布设方式和选通接收电路30和第一驱动电路10或第二驱动电路20的连 接方式，与上述实施例相同，能够实现二个驱动电路与一个接收电路的一组 差分对的兼容，不再赘述。
实施例三
图10为本实用新型第三实施例的电路图。如图IO所示，本实施例与实 施例一的区别在于
分别作为第一分电路和第二分电路的第一接收电路1和第二接收电路2 分别包括二组差分对信号，作为公共电路的驱动电路3包括二组差分对信号。
图11为本实用新型第三实施例的顶层信号层上焊盘布设示意图。如图 ll所示，顶层信号层布设二组并排的第一焊盘对，其中，顶层信号层的第一 组第一焊盘对的分支连接端的正线端Ali+和负线端A2i-分别与第一接收电 路1的第一组差分对线的正线和负线连接；顶层信号层的第二组第一焊盘对 的分支连接端的正线端A3i+和负线端A4i-分别与第一接收电路1的第二组差 分对线的正线和负线连接。
图12为本实用新型第三实施例的底层信号层上焊盘布设示意图。如图 12所示，底层信号层的对应位置上布设有二组并排的第二焊盘对，其中， 底层信号层的第一组第二焊盘对的分支连接端的正线端Bli+和负线端B2i-分别与第二接收电路2的第一组差分对线的正线和负线连接；底层信号层的 第二组第二焊盘对的分支连接端的正线端B3i+和负线端B4i-分别与第二接 收电路2的第二组差分对线的正线和负线连接。
参见图11和图12，驱动电路3的第一组的差分对线中的正线(+)和负 线(-)分别与顶层信号层的第一组第一焊盘对的公共连接端的正线端Alo+ 和负线端A2o-连接，并分别通过过孔9与底层信号层的第一组第二焊盘对的公共连接端的正线端Blo+和负线端B2o-连接；驱动电路3的第二组差分 对线中的正线(+)和负线(-)分别与顶层信号层的第二组第 一焊盘对的公 共连接端的正线端A3o+和负线端A4o-连接，并分别通过过孔9与底层信号 层的第二组第二焊盘对的公共连接端的正线端B3o+和负线端B4o-连接。
本实施例中，如果欲实现第一接收电路1、第二接收电路2和驱动电 路3的某一组差分对兼容时，可在欲选通的差分对线连接的子焊盘对上分 别焊接上零欧姆电阻或选通电容，其方法与本实用新型实施例一相同，不 再赘述。
当第一接收电路1、第二接收电路2和驱动电路3均包括三组甚至多 组差分对时，只需在电路板的顶层信号层和底层信号层上，分别并排布设 上对应的三组甚至多组焊盘对，其焊盘布设方式和电路选通方式与一组差 分对线的焊盘布设方式和电路选通方式相同，不再赘述。
本实施例，利用PCB二个表层信号层(顶层信号层和底层信号层)和过 孔，实现了二个接收电路与一个驱动电路的多组差分对的兼容，不需要利用 PCB的内层信号层，压缩并节约了 PCB的布板空间；此外，由于同时利用PCB 顶层信号层和底层信号层分别布设焊盘对，差分对线不需绕过一定距离，就 可实现在布线过程中彼此靠紧同时布线，有利于提高差分对之间的耦合性； 进一步地，通过控制焊盘对的公共连接端的焊盘外沿到过孔之间的距离和过 孔高度，可减小信号尾桩，消除尾桩对差分对信号的影响。
实施例四
图13为本实用新型第四实施例的电路图。如图13所示，将第一驱动电 路10和第二驱动电路20分别作为第一分电路和第二分电路，将接收电路30 作为公共电路，虽然电路图与实施例二有所区别，但实现第一驱动电路IO、 第二驱动电路20和接收电路30的多组差分对兼容设计时，其焊盘布设方式 和选通接收电路30和第一驱动电路10或第二驱动电路20的方式与上述 实施例相同，能够实现二个驱动电路与一个接收电路的多组差分对的兼容， 不再赘述。最后应说明的是以上实施例仅用以说明本实用新型的技术模块，而非 对其限制；尽管参照前述实施例对本实用新型进行了详细的说明，本领域的 普通技术人员应当理解其依然可以对前述实施例所记载的技术模块进行修 改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使 相应技术模块的本质脱离本实用新型实施例技术模块的精神和范围。
权利要求1.一种差分对兼容电路板，其特征在于，包括公共电路、第一分电路和第二分电路；并排布设在印刷电路板的第一表层信号层上的第一焊盘对的分支连接端与所述第一分电路的差分对线连接；并排布设在印刷电路板的第二表层信号层上的第二焊盘对的分支连接端与所述第二分电路的差分对线连接；所述公共电路的差分对线与所述第一焊盘对的公共连接端连接，并通过过孔与所述第二焊盘对的公共连接端连接。
2. 根据权利要求l所述的差分对兼容电路板，其特征在于，所述第一 焊盘对和第二焊盘对的公共连接端均包括正线端和负线端，所述公共电路的 差分对线中的正线和负线分别与所述第一焊盘对的公共连接端的正线端 和负线端连接，并通过过孔分别与所述第二焊盘对的公共连接端的正线端 和负线端连接。
3. 根据权利要求1所述的差分对兼容电路板，其特征在于，所述第一分 电路和第二分电路均具有多组所述差分对线，多组所述差分对线分别与多 组所述第一焊盘对和第二焊盘对的分支连接端连接；所述公共电路具有多 组所述差分对线与多组所述第一焊盘对的公共连接端连接，并通过过孔与 多组所述第二焊盘对的公共连接端连接。
4. 根据权利要求1-3所述的任一差分对兼容电路板，其特征在于，所述 公共电路为驱动电路，所述第一分电路和第二分电路分别为第一接收电路 和第二接收电路。
5. 根据权利要求1-3所述的任一差分对兼容电路板，其特征在于，所述公共电路为接收电路，所述第一分电路和第二分电路分别为第一驱动电路 和第二驱动电路。
6. 根据权利要求1-3所述的任一差分对兼容电路板，其特征在于，所述 第一焊盘对和第二焊盘对的所述公共连接端的焊盘外沿到所述过孔的距离小 于1. 27mm。
专利摘要本实用新型涉及一种差分对兼容电路板，包括公共电路、第一分电路和第二分电路；并排布设在印刷电路板的第一表层信号层上的第一焊盘对的分支连接端与所述第一分电路的差分对线连接；并排布设在印刷电路板的第二表层信号层上的第二焊盘对的分支连接端与所述第二分电路的差分对线连接；所述公共电路的差分对线与所述第一焊盘对的公共连接端连接，并通过过孔与所述第二焊盘对的公共连接端连接。本实用新型利用印刷电路板二个表层信号层和过孔连接公共电路与二个分电路的差分对信号，实现公共电路与二个分电路的差分对兼容的同时，不需要占用印刷电路板的内层信号层，提高差分对信号的耦合性，明显节约了印刷电路板的布板空间。
文档编号H05K1/11GK201142785SQ20072019082
公开日2008年10月29日 申请日期2007年12月14日 优先权日2007年12月14日
发明者彭泽林 申请人:福建星网锐捷网络有限公司