专利名称：印刷电路板及其差分线布线方法
技术领域：
本发明涉及一种印刷电路板及用于该印刷电路板上的差分线布线方法。
背景技术：
在布线设计中，由于电子元件的两个引脚或两个焊盘不可能在同一个位置，而且引脚或焊盘附近也没有足够的空间来进行并行布线，所以导致两根差分线引脚或焊盘附近的不并行，称为非并行段。并且非并行段在布线时往往总是不等。而现有设计中只考虑两条差分线的总长相等，但是忽略了非并行段长度不相等的问题。这就使得差分信号在经过长度不同的非并行段进入并行段时，不能同时进入并行段，从而导致差分信号在进入并行段后传输不完全同步。当差分信号的频率越来越高时，这种不完全同步就会越来越明显的影响差分信号的抗干扰能力。
发明内容
有鉴于此，有必要提供一种可以提高差分信号传输同步性的电路板及差分线布线方法。一种印刷电路板，其包括固定于所述印刷电路板上的多个电子元件及连接于多个电子元件之间的差分线对，所述差分线对包括第一差分线及第二差分线，所述各差分线均包括并行段及与并行段连接的非并行段，所述非并行段与电子元件电性连接，所述两个差分线的并行段的长度相等。所述第一差分线包括补偿段，所述补偿段连接于该第一差分线的非并行段及电子元件之间，所述补偿段与第一差分线的非并行段长度之和等于第二差分线的非并行段的长度。一种印刷电路板，其包括固定于所述印刷电路板上的多个电子元件及连接于多个电子元件之间的差分线对，所述电子元件是封装结构，所述差分线对包括第一差分线及第二差分线，所述各差分线均包括并行段及与并行段连接的非并行段，所述非并行段与电子元件电性连接，所述两个差分线的并行段的长度相等。所述第一差分线包括补偿段，所述补偿段连接于该第一差分线的非并行段及电子元件之间，所述电子元件包括封装内与各差分线电性连接的导线，所述封装内与所述第一差分线连接的导线的长度、所述补偿段的长度及第一差分线的非并行段长度之和等于所述封装内与所述第二差分线连接的导线的长度及第二差分线的非并行段长度之和。一种差分线布线方法，其用于布设连接于电子元件之间的差分线对，所述电子元件是封装结构，所述差分线对包括第一差分线及第二差分线，所述各差分线均包括并行段及与并行段连接的非并行段，所述非并行段与电子元件电性连接。所述布线方法包括以下步骤布设非并行段；在所述第一差分线的非并行段与电子元件之间增加补偿段，所述补偿段与第一差分线的非并行段长度之和等于第二差分线的非并行段的长度；布设并行段； 调整两个差分线的总长度，使两个差分线的总长度满足使用要求。—种差分线布线方法，其用于布设连接于电子元件之间的差分线对，所述差分线对包括第一差分线及第二差分线，所述各差分线均包括并行段及与并行段连接的非并行段，所述非并行段与电子元件电性连接，所述电子元件包括封装内与各差分线电性连接的导线，所述布线方法包括以下步骤布设非并行段；在所述第一差分线的非并行段与电子元件之间增加补偿段，所述封装内与所述第一差分线连接的导线的长度、所述补偿段的长度及第一差分线的非并行段长度之和等于所述封装内与所述第二差分线连接的导线的长度及第二差分线的非并行段长度之和；布设并行段；调整两个差分线的总长度，使两个差分线的总长度满足使用要求。本发明提供的印刷电路板由于在非并行段设置补偿段，从而可以保证两个差分线上的差分信号同时进入并行段，提高差分信号在差分线中传输的同步性，使得差分信号在传输中更准确的耦合，提高其在传输过程中的抗干扰能力。
图1为先前技术中不包括补偿段的电路板示意图。图2为本发明实施方式提供的包括补偿段的电路板示意图。主要元件符号说明电路板电子元件第一引脚第二引脚差分线对第一差分线第一并行段第一弯折段第一非并行段第二差分线第二并行段第二弯折段第二非并行段补偿段
具体实施例方式请一并参阅图1及图2，为本发明提供的一种电路板100。所述电路板100上固定电子元件200及布设差分线对300。所述电子元件200包括第一引脚210及第二引脚220。 差分线对300包括第一差分线310及第二差分线320。所述第一引脚210与所述第一差分线310的距离比所述第二引脚220与所述第二差分线320的距离远。所述第一差分线310包括第一并行段311及与第一并行段311连接的第一非并行段312。所述第一非并行段312与所述第一引脚210电连接。所述第一并行段311包括第一弯折段311a。所述第二差分线320包括第二并行段321、与第二并行段321连接的第二非并行
100 200 210 220 300
310
311 311a
312
320
321 321a
322
323段322及与所述第二非并行段322连接的补偿段323。本实施方式中，由于所述第一引脚 210与所述第一差分线310的距离比所述第二引脚220与所述第二差分线320的距离远，为了使得差分信号能够同时接入所述第一并行段311及第二并行段321。所以在所述第二非并行段322上连接补偿段323用于增加第二差分线320长度，再与所述第二引脚220连接。 所述第二非并行段322长度与所述补偿段323的长度之和等于所述第一非并行段312的长度。当然，如果所述第二引脚220与所述第二差分线320的距离比所述第一引脚210与所述第一差分线310的距离远，也可以在所述第一差分线310上增加补偿段323。此时，差分信号能够同时接入所述第一并行段311及第二并行段321。当所述电子元件200是封装结构时，所述电子元件200封装内的与第一差分线310 电性连接的导线的长度与所述第一非并行段312的长度之和等于封装内与第二差分线320 电性连接的导线的长度、第二非并行段322长度及所述补偿段323的长度之和。所述第二并行段321与第一并行段311并排平行布设。所述第二并行段321包括与所述第一弯折段311a相对应的第二弯折段321a。因为差分信号在通过弯折时，相同速度的差分信号在弯折内侧的差分线上走的路程短，所以在经过弯折后会稍微靠前一点，从而与弯折外侧的差分线上的差分信号会产生不同步。如果有很多个弯折，将造成两个差分线上的差分信号差距的累加。所以本实施方式中，增加所述第二弯折段321a的长度，将第二弯折段321a向内侧再弯折一个弧度，使第二弯折段321a的长度与第一弯折段311a的长度相等，从而使得差分信号在通过第一弯折段311a及第二弯折段321a后依然可以同步，在差分传输过程中进行更准确的耦合。当然，也可以通过增加第一弯折段311a的弯折角度从而减少第一弯折段311a的长度，使得第一弯折段311a的长度与第二弯折段321a的长度相寸。布设上述第一差分线310、第二差分线320的方法包括以下步骤布设非并行段。本实施方式中，先布设与第一引脚210及第二引脚220电性连接的第一非并行段312及第二非并行段322。在所述第二差分线320的第二非并行段322与电子元件200之间增加补偿段323， 所述补偿段323与第二差分线320的第二非并行段322长度之和等于第一差分线310的第一非并行段312的长度。本实施方式中，由于所述第一引脚210与所述第一差分线310的距离比所述第二引脚220与所述第二差分线320的距离远，为了使得差分信号能够同时接入所述第一并行段311及第二并行段321。所以在所述第二非并行段322上连接补偿段323 用于增加第二差分线320长度，再与所述第二引脚220连接。所述第二非并行段322长度与所述补偿段323的长度之和等于所述第一非并行段312的长度。当然，如果所述第二引脚220与所述第二差分线320的距离比所述第一引脚210与所述第一差分线310的距离远， 也可以在所述第一差分线310上增加补偿段323。布设并行段。本实施方式中，在电路板100上布设第一并行段311及第二并行段 321。其中，所述第一并行段311包括第一弯折段311a。所述第二并行段321与第一并行段311并排平行布设。所述第二并行段321包括与所述第一弯折段311a相对应的第二弯折段321a。检查第二并行段321与第一并行段311是否能够使差分信号在两个差分线的直线部分同步传输。本实施方式中，由于差分信号在差分线上的传输速度相同，所以通过检测两个差分线直线部分上各点与第一引脚210及第二引脚220的距离来判断差分信号是否能够在两个差分线直线部分同步。当然，所述第一并行段311也可以包括多个第一弯折段311a， 所述第二并行段321也可以包括多个第二弯折段321a。调整所述两个差分线弯折处的长度，使得所述两个弯折的长度相等。本实施方式中，增加所述第二弯折段321a的长度，将第二弯折段321a向内侧弯折一个大的弧度，使第二弯折段321a的长度与第一弯折段311a的长度相等，从而使得差分信号在通过第一弯折段311a及第二弯折段321a后依然可以同步，在差分传输过程中进行更准确的耦合。当然， 也可以通过改变第一弯折段311a的弯折角度从而减少第一弯折段311a的长度，使得第一弯折段311a的长度与第二弯折段321a的长度相等。调整两个差分线的总长度，使两个差分线的总长度满足使用要求。本实施方式中， 调整第一差分线310及第二差分线320的总长度使得两个差分线的长度差别在允许的偏差内。本发明提供的印刷电路板由于在非并行段设置补偿段，从而可以保证两个差分线上的差分信号同时进入并行段，提高差分信号在差分线中传输的同步性，使得差分信号在传输中可以更准确的耦合，提高传输过程中的抗干扰能力。另外，通过使两个弯折段的长度相等，从而使得差分信号在通过两个弯折段后依然可以同步，在差分传输过程中进行更准确的耦合。可以理解的是，对于本领域的普通技术人员来说，可以根据本发明的技术构思做出其它各种相应的改变与变形，而所有这些改变与变形都应属于本发明权利要求的保护范围。
权利要求
1.一种印刷电路板，其包括固定于所述印刷电路板上的多个电子元件及连接于多个电子元件之间的差分线对，所述差分线对包括第一差分线及第二差分线，所述各差分线均包括并行段及与并行段连接的非并行段，所述非并行段与电子元件电性连接，所述两个差分线的并行段的长度相等，其特征在于，所述第一差分线包括补偿段，所述补偿段连接于该第一差分线的非并行段及电子元件之间，所述补偿段与第一差分线的非并行段长度之和等于第二差分线的非并行段的长度。
2.—种印刷电路板，其包括固定于所述印刷电路板上的多个电子元件及连接于多个电子元件之间的差分线对，所述电子元件是封装结构，所述差分线对包括第一差分线及第二差分线，所述各差分线均包括并行段及与并行段连接的非并行段，所述非并行段与电子元件电性连接，所述两个差分线的并行段的长度相等，其特征在于，所述第一差分线包括补偿段，所述补偿段连接于该第一差分线的非并行段及电子元件之间，所述电子元件包括封装内与各差分线电性连接的导线，所述封装内与所述第一差分线连接的导线的长度、所述补偿段的长度及第一差分线的非并行段长度之和等于所述封装内与所述第二差分线连接的导线的长度及第二差分线的非并行段长度之和。
3.如权利要求1或2所述的印刷电路板，其特征在于，所述并行段包括多个弯折，所述两个差分线的弯折长度相等。
4.如权利要求3所述的印刷电路板，其特征在于，增加弯折内侧的差分线弯折处的长度使得两个差分线的弯折相等。
5.如权利要求3所述的印刷电路板，其特征在于，增加弯折外侧的差分线弯折处的弯折角度使得两个差分线的弯折相等。
6.一种差分线布线方法，其用于布设连接于电子元件之间的差分线对，所述电子元件是封装结构，所述差分线对包括第一差分线及第二差分线，所述各差分线均包括并行段及与并行段连接的非并行段，所述非并行段与电子元件电性连接，其特征在于，所述布线方法包括以下步骤布设非并行段；在所述第一差分线的非并行段与电子元件之间增加补偿段，所述补偿段与第一差分线的非并行段长度之和等于第二差分线的非并行段的长度；布设并行段；调整两个差分线的总长度，使两个差分线的总长度满足使用要求。
7.一种差分线布线方法，其用于布设连接于电子元件之间的差分线对，所述差分线对包括第一差分线及第二差分线，所述各差分线均包括并行段及与并行段连接的非并行段， 所述非并行段与电子元件电性连接，其特征在于，所述电子元件包括封装内与各差分线电性连接的导线，所述布线方法包括以下步骤布设非并行段；在所述第一差分线的非并行段与电子元件之间增加补偿段，所述封装内与所述第一差分线连接的导线的长度、所述补偿段的长度及第一差分线的非并行段长度之和等于所述封装内与所述第二差分线连接的导线的长度及第二差分线的非并行段长度之和；布设并行段；调整两个差分线的总长度，使两个差分线的总长度满足使用要求。
8.如权利要求6或7所述的差分线布线方法，其特征在于，在布设并行段的步骤中还包括以下步骤检查两个差分线的并行段是否能够使差分信号在两个差分线的直线部分同步传输。
9.如权利要求8所述的差分线布线方法，其特征在于，对应所述两个差分线的并行段包括的多个一一对应的弯折的情况，在检查两个差分线的并行段是否能够使差分信号在两个差分线的直线部分同步传输的步骤后还包括以下步骤调整所述两个差分线弯折处的长度，使得所述两个差分线弯折处的长度相等。
10.如权利要求8所述的差分线布线方法，其特征在于，增加弯折内侧的差分线弯折处的长度使得两个差分线的弯折相等。
全文摘要
本发明提供一种印刷电路板，其包括固定于印刷电路板上的多个电子元件及连接于多个电子元件之间的差分线对，差分线对包括第一差分线及第二差分线，各差分线均包括并行段及与并行段连接的非并行段，非并行段与电子元件电性连接，两个差分线的并行段的长度相等。第一差分线包括补偿段，补偿段连接于该第一差分线的非并行段及电子元件之间，补偿段与第一差分线的非并行段长度之和等于第二差分线的非并行段的长度。本发明提供的印刷电路板由于在非并行段设置补偿段，从而可以保证两个差分线上的差分信号同时进入并行段，提高差分信号在差分线中传输的同步性，使得差分信号在传输中更准确的耦合。另外，本发明还提供一种差分线布线方法。
文档编号H05K1/02GK102170746SQ20101011496
公开日2011年8月31日 申请日期2010年2月26日 优先权日2010年2月26日
发明者欧光峰 申请人:鸿富锦精密工业(深圳)有限公司, 鸿海精密工业股份有限公司