专利名称：半导体材料的平滑方法及使用其制造的晶片的制作方法
半导体材料的平滑方法及使用其制造的晶片背景技术
半导体器件通常被制造在基板上，该基板为器件提供机械支撑并且常常还有助于该器件的电气性能。硅、锗、砷化镓、蓝宝石和碳化硅是通常被用作半导体器件的基板的一些材料。许多其它材料也被用作基板。半导体器件制造通常涉及在单个基板上制造多个半导体器件。
基板通常被形成为圆形晶片的形状，所述圆形晶片根据所涉及材料的类型具有直径，目前范围例如从小于I英寸(2. 54cm)到超过12英寸(30. 5cm)。存在其它形状，例如正方形、矩形或者三角形晶片。半导体器件由半导体、绝缘体、金属材料的薄层的精确构造被形成在晶片上，这些材料被沉积和图案化以形成有用的半导体器件，例如二极管、晶体管、 太阳能电池和其它器件。
半导体晶体可通过多种技术生产。例如，在典型的碳化硅晶体生长技术中，籽晶和源材料都被置于在反应坩埚中，该坩埚以在该源和边缘较冷籽晶之间产生热梯度的方式被加热至源的升华温度。该热梯度促进材料从源到籽晶的气相运动，然后在籽晶上凝结并导致块状晶体的生长。该方法也被称为物理气相转变。
然后，半导体材料的块体单晶可以在如上所述的外延层生长以及在晶片上形成器件之前，期望地被切成晶片并且被抛光。机械抛光可能留下缺陷，例如晶片上的刮痕，其接着可能导致外延层中的缺陷。来自机械抛光的缺陷可以通过附加处理被减小，例如反应离子蚀刻(RIE)。发明内容
本发明的实施例提供具有减少的原子台阶和减少的由机械抛光引入的刮痕和/ 或者表面下的缺陷的半导体晶片。根据本发明的至少一些实施例，晶片被平滑化以具有改进的生长表面。与生长表面已由机械抛光和/或机械抛光后进行RIE和/或机械抛光后进行化学机械平坦化制备的晶片相比该改进的生长表面可以为外延层的生长提供减少的宏观(macroscopic)缺陷和减少的整体缺陷密度。
根据本发明的示例性实施例，半导体晶片可以基本上没有刮痕并且可以具有数值上不大于从中切下半导体晶片的块状晶体或者半导体晶片中心的缺陷密度的整体表面下缺陷密度。按照一些实施例，半导体晶片可以在Ixl微米或者更大面积上具有小于O. 2nm 的算术平均表面粗糙度。与经受化学机械平坦化的表面相比，根据本发明实施例的晶片在该晶片的表面中还可以基本上没有原子台阶。在一些实施例中，原子台阶的出现相比紧随平坦化之后的出现被减少了至少50%。在一些实施例中，原子台阶的出现相比紧随平坦化之后的出现被减少了至少75%。
在一些实施例中，半导体晶片可以由碳化硅制成。在一些实施例中，半导体晶片可以在Ixl微米或者更大面积上具有小于O. Inm的算术平均表面粗糙度。在一些实施例中， 半导体晶片可以具有与从化学机械平坦化得到的表面相比基本上随机的表面，这意味着原子台阶和/或刮痕和/或表面下缺陷被完全或者几乎消除。
在本发明的一些实施例中，半导体晶片的改进的生长表面可以提供基本上没有宏观缺陷的外延层生长。由于晶片中原子台阶的减少伴随着晶片中可以另外导致外延层中的宏观缺陷的结构缺陷的减少，因此所述外延层的生长是可能的。由所述具有外延层的晶片制造的半导体管芯和器件将同样基本上没有外延层中的宏观缺陷。该外延层可以由碳化硅或者III-V族化合物构成,或者包括碳化娃或者III-V族化合物。该外延层还可以具有小于IxlO8Cnr2的整体缺陷密度。在一些实施例中，外延层可以具有小于5xl07Cm_2的整体缺陷山/又ο
在本发明的示例性实施例中，平滑化半导体晶片表面的方法包括平坦化所述半导体晶片，然后氧化所述晶片以达到在所述晶片表面上的氧化物的指定厚度。然后，所述氧化物可以从所述半导体晶片的表面剥离，留下光滑的表面。在一些实施例中，所述晶片在 1225°C到1800°C之间的温度被热氧化足够的时间以达到氧化物的指定厚度。在一些实施例中，氧化物的指定厚度为至少500埃。在一些实施例中，平坦化晶片通过化学机械平坦化 (CMP)实现。
图I示出了半导体晶片的侧剖面示意图。图I示出了在图1A、1B、1C和ID中处理的各个阶段的晶片。
具体实施方式
下面参考说明本发明特定实施例的附图进行详细描述，其他具有不同结构和操作的具体实施例并不超出本发明的保护范围。
本发明的实施例参照包括在此的附图进行描述。应该注意的是，附图是示意性的。 层的厚度并不是按比例绘制的，而是按照最便于说明而示出。
本发明的实施例提供在晶体表面中具有减少的缺陷和减少的原子台阶的半导体晶片。因此，根据本发明的至少一些实施例的晶片具有改进的生长表面。与其中生长表面已经由机械材料去除后进行反应离子蚀刻和/或者机械材料去除后进行化学机械平坦化制备的基板相比，该改进的生长表面可以提供具有降低的宏观缺陷的外延层生长。术语“机械材料去除”是指包括抛光、研磨、精磨和任何其它相似技术的处理。
图I示出了从侧面观察时的半导体晶片100的一部分。晶片100已从半导体晶体切下并且经受过机械材料去除，产生了图IA所示的晶片。所述材料去除处理在表面102处留下损伤，其在图IA中由表示表面下缺陷和刮痕的线指示。表面下缺陷是在晶体结构中刚好位于晶片表面下方的不规则性。这些表面下缺陷的密度的范围可以高达每立方厘米IO12。 表面下缺陷的深度范围可以从紧接着在晶片表面下到晶片表面下方5微米。刮痕是由机械材料去除在表面上留下的标记。这些标记可以是宏观的(对肉眼可见的)或者尺寸上是微观的。微观刮痕通常可通过原子力显微镜看到大约为Ixl微米或者尺寸更小的区域。作为特定示例，针对碳化硅晶片的机械材料去除通常使用金刚石去除介质来实现，并且金刚石颗粒可能在晶片表面留下刮痕。
根据本发明的实施例，化学机械平坦化(CMP)随后被应用于图I的晶片100。CMP 还可能被称为“化学机械抛光”，但是出于本公开的目的，术语化学机械平坦化将被用来将CMP处理与任何留下如上所述的刮痕和表面下缺陷的初始机械材料去除区分开，后者可包括晶片的抛光。CMP是用于平坦化晶片或者使晶片表面足够光滑用于以足够低的缺陷密度生长外延层来制造工作器件的技术的一个示例。
CMP处理结合机械抛光和化学浆料以产生比可能单独用机械材料去除更加光滑的晶片表面。化学机械平坦化(抛光)设备和化学品可来自各种供应商用于半导体工业，例如，Cabot Microelectronics Cops. Aurora, Illinois, USA, Nalco, India和Rohm and Haas Advanced Materials, Philadelphia, Pennsylvania, USA。在减少由机械材料去除引起的刮痕和表面下缺陷时，CMP处理可能留下结构缺陷。结构缺陷是晶片表面中在大约10到5000 微米的距离上局部的、结构的改变。如图IB所示，CMP处理还可以在晶片100的表面中留下原子台阶104。在CMP处理之后留下的台阶状结构是由晶格的平面引起的。这些原子台阶的间隔和方向取决于与晶格相关的晶片取向。对于名义上同轴的晶片，这些步骤的间隔和方向可以局部地改变。
在CMP被应用到晶片之后外延层在晶片上生长时，外延层可能有由结构缺陷导致的宏观缺陷。宏观缺陷是 尺寸上大约从10到5000微米的缺陷，其特征在于外延层中局部的、形态的改变。经检查，所述缺陷可以表现为外延层中的空隙。
进一步根据本发明的实施例，继如上所述的CMP处理之后，如图IC所示，氧化物 106形成在晶片的表面上。氧化物106被显示(picture)在晶片的顶面，但是氧化物也可以在底面或者边缘产生。在示例性实施例中，干氧化、热氧化被用以在碳化硅晶片上形成氧化层。在一些实施例中，晶片被保持在从大约1225°C到大约1800°C的温度。在一些实施例中， 晶片被保持在大约1300°C的温度。晶片可以被放置在充满氧气的管式炉中。利用应用于碳化硅晶片的上述处理，二氧化硅(SiO2)形成在晶片表面上，并且释放二氧化碳气体。SiO2 中的硅原子和二氧化碳中的碳原子来自晶片中的碳化硅。
仍参见图1C，二氧化硅106生长至指定的、与晶片被加热的时间量成比例的厚度。 在另外的温度，例如1500°C，时间可被调整以产生给定厚度的氧化物。伴随检查和测量，用牺牲晶片反复试验可以使用以调整时间和温度，以实现氧化物所需的厚度。为了在生产过程中实现所需的厚度，测量氧化物也是有可能的并且可能是期望的。通过碳化硅晶片，已发现大约500埃或者更大的氧化物厚度可以实现关于减少晶片表面中的原子台阶和结构缺陷的良好效果。为了某些目的，氧化物的其它厚度可能是足够的或者期望的，例如200、300、 400或1000埃。已经发现，对于典型的碳化硅晶片，在充满氧气的管式炉中保持晶片在大约 1300°C的温度大概45分钟将产生大于或者等于约500埃的氧化物。
转到图1D，从晶片剥离氧化物以离开晶片100的表面108，其中原子台阶、结构缺陷和表面下缺陷被大幅降低。各种技术可被用来将氧化物从半导体晶片上剥离。对于碳化硅晶片，可以实施使用氢氟酸的缓冲氧化物蚀刻工艺。一旦具有改进的表面的晶片已由该工艺产生，该晶片可以被用作电子装置的基板。原子台阶的减少伴随着可能导致外延层中宏观缺陷的结构缺陷的减少。基本上没有宏观缺陷的外延层可生长在基板上。基板可以进一步被切成管芯以制成电子装置，并且驻留在外延层内的装置部分内具有相对少的缺陷。
在根据本发明实施例的晶片中，原子台阶的出现可以被显著地减少。随着氧化物厚度的增加，原子台阶的出现被减少，直到原子台阶不能被容易的观察到。在一些实施例中，与紧接平坦化之后的原子台阶的出现相比，原子台阶的出现可以被减少50%。在一些实施例中，半导体晶片或者管芯的表面的算术平均表面粗糙度可以为在Ixl微米或者更大面积上小于O. 2nm。所述表面粗糙度可以提供刮痕出现的数字表示。在一些实施例中，晶片可以表现出表面下缺陷密度，其在数值上不大于从中切下半导体晶片的块状晶体的缺陷密度或者半导体晶片中心的缺陷密度。
在一些实施例中，原子台阶的出现相比其在化学机械平坦化之后的出现可以被减少至少75%。在一些实施例中，表面的算术平均表面粗糙度可以为在Ixl微米或者更大面积上小于O. lnm。在一些实施例中，半导体晶片可以具有如下的表面,所述表面与机械材料去除之后进行化学机械平坦化所产生的表面相比基本上随机，这意味着原子台阶、刮痕和表面下缺陷被完全或者几乎消除。晶片的表面也可以被认为是基本上没有刮痕、表面下缺陷或者台阶，这视情况而定。基本上没有所述特征中的任何一个意味着相关特征不能通过用于半导体检查和表征的标准工具被视觉地观察到，所述标准工具可以包括各种形式的显微镜。
在本发明的一些实施例中，半导体晶片的改进的生长表面可以提供基本上没有宏观缺陷的外延层生长。该外延层产生是因为原子台阶的减少伴随着可能已经在平坦化之后出现的结构缺陷的相应减少。具有基本上没有宏观缺陷的外延层的晶片可以被切成管芯并且被用以制作电子装置。这些装置的外延层部分也将是基本上没有宏观缺陷的。根据本发明的一些实施例，生长在晶片上的外延层还可以具有数量减少的整体缺陷，从而外延层显示出不超过IxlO8Cnr2的缺陷密度。在一些实施例中，外延层显示出不超过5xl07Cm_2的缺陷密度。在一些示例性实施例中，外延层可以由III-V族化合物组成。III-V族化合物的示例包括氮化镓(GaN)和砷化镓(GaAs)。
这里所使用的术语只是出于描述特定实施例的目的，而并非意在限制本发明。除非上下文中明确指出了以外，否则这里所使用的单数形式“一”(“a”)、“一”(“an”)和“该” (“the”)也可包括复数形式。还应进一步理解，当术语“包括”、“包含”在本说明书使用时， 意指所述的特征、步骤、操作、元件和/或组件的存在，但并不排除一个或多个其他特征、步骤、操作、元件、组件和/或其组合的存在或增加。另外，比较性的、定量的术语，例如“少于” 和“多于”是指涵盖相等的概念，因此，“少于”可以不仅是指严格的数学意义上的“少于”而是指“少于或等于”。
应当指出的是，贯穿本发明附图和说明书中的引用所使用的术语，例如“顶部”、 “底部”、“内部”、“上”和其他术语暗示了结构或部分的相对位置。这些术语的使用不过是为了更方便，并且从读者的角度指出所示特征的相对位置。本发明的上下文中放置或设置于另一元件之上的元件可以在功能上位于实际产品的相同位置，但是相对于观察者位于另一元件旁边或下方取决于设备或装置的方向。任何使用这些术语的讨论旨在包含各种方向和位置的可能。
尽管这里已对具体的实施例进行了说明和描述，但是本领域的普通技术人员应当理解，可以用任何旨在达到相同目的的配置代替所示出的具体实施例，并且本发明具有在其他环境中具有其他应用。本申请旨在覆盖本发明实施例的任何修改和变化。所附权利要求绝不旨在把本发明的范围限制于这里所描述的具体实施例。
权利要求
1.一种表面基本上没有刮痕的半导体晶片，其中，与紧接着化学机械平坦化CMP所述表面之后的原子台阶的出现相比，所述表面上的原子台阶的出现被减少至少50%。
2.根据权利要求I所述的半导体晶片，其中所述半导体晶片由碳化硅制成。
3.根据权利要求2所述的半导体晶片，其中表面下缺陷密度在数值上不大于从中切下半导体晶片的块状晶体的缺陷密度或者半导体晶片中心的缺陷密度。
4.根据权利要求3所述的半导体晶片，其中所述半导体晶片基本上没有结构缺陷。
5.根据权利要求4所述的半导体晶片，其中原子台阶的出现被减少至少75%。
6.根据权利要求5所述的半导体晶片，其中在Ixl微米或者更大面积上，算术平均表面粗糙度小于0. 2nm。
7.根据权利要求6所述的半导体晶片，其中在Ixl微米或者更大面积上，算术平均表面粗糙度小于0. lnm。
8.根据权利要求7所述的半导体晶片，其中所述表面基本上是随机的。
9.一种晶片，包括 基板；以及 基板上的外延层，其中所述外延层基本上没有宏观缺陷并且具有小于lX108cm_2的缺陷山/又o
10.根据权利要求9所述的晶片，其中所述基板进一步包括碳化硅。
11.根据权利要求10所述的晶片，其中所述外延层进一步包括碳化硅或者III-V族化合物。
12.—种从权利要求11所述的碳化硅晶片切下的管芯。
13.一种由权利要求12所述的管芯制成的装置。
14.根据权利要求11所述的晶片，包括基本上没有刮痕和原子台阶的基板表面。
15.根据权利要求9所述的碳化硅晶片，其中所述缺陷密度小于5X107cm_2。
16.根据权利要求15所述的晶片，其中所述基板进一步包括碳化硅。
17.根据权利要求16所述的晶片，其中所述外延层进一步包括碳化硅或者III-V族化合物。
18.—种从权利要求17所述的碳化硅晶片切下的管芯。
19.一种由权利要求18所述的管芯制成的装置。
20.根据权利要求17所述的晶片，包括基本上没有刮痕和原子台阶的基板表面。
21.—种加工半导体晶片的方法，所述方法包括 平坦化所述半导体晶片的表面；以及 氧化所述半导体晶片。
22.根据权利要求21所述的方法，其中平坦化所述晶片的表面进一步包括化学机械平坦化。
23.根据权利要求22所述的方法，进一步包括将通过氧化所述半导体晶片形成的氧化物从所述半导体晶片剥离。
24.根据权利要求23所述的方法，其中所述半导体晶片进一步包括碳化硅。
25.根据权利要求24所述的方法，其中氧化所述半导体晶片进一步包括将所述晶片在1225°C到1800°C之间的温度热氧化足够的时间以达到氧化物的指定厚度。
26.根据权利要求25所述的方法，其中所述氧化物的指定厚度至少是500埃。
27.一种通过以下方法制备的半导体晶片，所述方法包括 平坦化所述半导体晶片的表面；以及 氧化所述半导体晶片。
28.根据权利要求27所述的半导体晶片，其中平坦化所述晶片的表面进一步包括化学机械平坦化。
29.根据权利要求28所述的半导体晶片，其中所述方法进一步包括将通过氧化半导体晶片形成的氧化物从所述半导体晶片剥离。
30.根据权利要求29所述的半导体晶片，其中所述半导体晶片进一步包括碳化硅。
31.根据权利要求30所述的半导体晶片，其中氧化所述半导体晶片进一步包括将所述晶片在1225°C到1800°C之间的温度热氧化足够的时间以达到氧化物的指定厚度。
32.根据权利要求31所述的半导体晶片，其中所述氧化物的指定厚度至少是500埃。
33.根据权利要求32所述的半导体晶片，其中所述方法进一步包括在所述半导体晶片上生长外延层。
34.根据权利要求32所述的半导体晶片，其中所述外延层进一步包括碳化硅和III-V族化合物中的至少一种。
全文摘要
公开了一种半导体材料的平滑方法以及使用该方法制造的晶片。具有减少的原子台阶(104)，以及减少的刮痕和表面下缺陷的半导体晶片(100)可以被制造。这种晶片(100)特征在于一种可为外延层的生长提供减少的宏观缺陷和缺陷密度的改进的生长表面(108)。一种根据本发明的示例性实施例的平滑晶片(100)的表面(102)的方法包括平坦化半导体晶片(100)的表面(102)，以及接着氧化晶片(100)以在晶片(100)的表面上达到氧化物(106)的指定厚度。氧化物(106)可以接着被从半导体晶片(100)的表面(108)剥离。
文档编号C30B29/36GK102985601SQ201180034253
公开日2013年3月20日 申请日期2011年5月24日 优先权日2010年5月27日
发明者D·A·麦克卢尔, N·M·威廉斯 申请人:克里公司