一种优化钢网的方法
【专利摘要】本发明涉及到印刷电路板制造领域，尤其涉及一种优化钢网的PCB封装库的方法；通过将主焊盘分成若干小的模块区域，其整体上相对于主焊盘内缩一定距离，再画出与模块区域形状相同的铜皮覆盖在各模块区域之上，使铜皮与主焊盘成为一个整体，使其在后续中可以达到优化paste层的效果，在出现钢网数据时，该领域技术人员可以直接调用该PCB封装，无需进行优化工艺，即可避免进行SMT时出现虚焊、连锡现象，一定程度上提高了工作质量和效率和SMD贴片良率。
【专利说明】一种优化钢网的方法
【技术领域】
[0001]本发明涉及到印刷电路板制造领域，尤其涉及一种优化钢网的方法。
【背景技术】
[0002]在电子产品的生产制造过程中，电子电路表面组装技术(Surface MountTechnology, SMT)又称为表面贴装或表面安装技术，可以直接影响到电子产品的生产效率。
[0003]SMT用于将各种元器件焊接到印刷电路板(Print Circuit Board，简称PCB)上，该过程主要包括锡膏印刷、表面贴装器件(Surface Mount Devices，简称SMD)贴片和回流焊接。其中在锡膏印刷的过程中，为了让锡膏涂覆在焊盘的固定位置，需要制备一件具有与该位置一一对应的印刷孔的钢网，锡膏通过该钢网上的印刷孔涂覆在焊盘的固定位置，以满足技术需求。
[0004]目前，工程师在做封装库时，常规的方法是只做Pad层，再出现钢网资料时通过工具里面的设置选项直接将Pad层内缩0.1_，或者在建立封装库时直接将Paste层(锡膏的涂覆层)相对于Pad层内缩0.1_，当然这样的处理方法对于常规的元器件足够，无需特殊处理，但是对于某元器件芯片中间有尺寸较大的焊盘时，这样直接导出来的钢网，所涂覆的锡膏易出现过多、过厚导致连锡现象，如果工厂在开钢网时直接将钢网减小，这样涂覆的锡膏过少导致与Pad的接触面不够，造成虚焊现象。
[0005]因此，在建立封装库时，如何避免后续的虚焊、连锡并保证钢网的质量成为本领域技术的一个难题。
【发明内容】
[0006]鉴于上述问题，本发明提供一种优化钢网的PCB封装库的方法，以解决现有技术中在进行SMT时出现虚焊、连锡的缺陷。
[0007]本发明解决上述技术问题所采用的技术方案为:
[0008]一种优化钢网的PCB封装库的方法，其中，包括:
[0009]一种优化钢网的方法，其中，所述方法包括:
[0010]提供一设置有焊盘区域的PCB板，且所述焊盘区域包括具有第一尺寸的主焊盘区域；
[0011]将所述主焊盘区域划分成若干焊盘单元区域，并于每个所述焊盘单元区域中均制备若干具有第二尺寸的第一子焊盘，且任意两相邻的所述第一子焊盘之间具有第一间距，所述主焊盘区域的边界与邻近的所述第一子焊盘之间具有第二间距；
[0012]提供与所述第一子焊盘的第二尺寸相同的铜皮，并将所述铜皮覆盖各所述第一子焊盘之上；
[0013]利用所述焊盘区域形成钢网。
[0014]较佳的，上述的优化钢网的方法，其中，所述焊盘区域还包括若干第二子焊盘区域；
[0015]所述若干第二子焊盘区域分别位于所述主焊盘区域的两侧。
[0016]较佳的，上述的优化钢网的方法，其中，所述方法还包括:
[0017]于每个所述第二子焊盘区域中均制备一第二子焊盘后，由与所述第二子焊盘尺寸相同的铜皮予以覆盖所述第二子焊盘；
[0018]利用所述焊盘区域形成钢网，并暴露各所述第一子焊盘和各所述第二子焊盘。
[0019]较佳的，上述的优化钢网的方法，其中，所述方法还包括:
[0020]根据所述主焊盘区域的第一尺寸，计算得到各所述第二子焊盘的第二尺寸；
[0021]采取栅格于所述主焊盘区域上获取具有第二尺寸的各所述第二子焊盘。
[0022]较佳的，上述的优化钢网的方法，其中，所述第一间距大于0.3mm。
[0023]较佳的，上述的优化钢网的方法，其中，所述第二间距大于0.2mm。
[0024]较佳的，上述的优化钢网的方法，其中，所述方法应用于PCB封装库中。
[0025]较佳的，上述的优化钢网的方法，其中，所述主焊盘区域和各所述第一子焊盘的形状均为正方形。
[0026]上述技术方案具有如下优点或有益效果:
[0027]本发明公开了一种优化钢网的方法，通过将主焊盘区域分成若干小的焊盘单元区域，并与焊盘单元区域中制备第一子焊盘，再提供与第一子焊盘的尺寸相同的铜皮覆盖在各第一子焊盘之上，使铜皮与主焊盘区域成为一个整体，使其在后续中可以达到优化paste层的效果，进而在对主焊盘区域开钢网处理，形成钢网结构，可避免在后续SMT工艺时出现虚焊、连锡现象，一定程度上提高了工作质量和效率和SMD贴片良率。
[0028]具体
【专利附图】
【附图说明】
[0029]通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明及其特征、夕卜形和优点将会变得更加明显。在全部附图中相同的标记指示相同的部分。并未可以按照比例绘制附图，重点在于示出本发明的主旨。
[0030]图1是本发明中的PCB板上的焊盘区域的结构示意图；
[0031]图2是本发明中主焊盘的一个焊盘单元区域的结构示意图；
[0032]图3是本发明中主焊盘区域分为若干焊盘单元区域后的结构示意图；
[0033]图4是本发明中铜皮合并到主焊盘区域上的结构示意图；
[0034]图5是本发明中铜皮与主焊盘区域一体化的结构示意图；
[0035]图6是本发明中钢网的结构示意图。
【具体实施方式】
[0036]下面结合附图和具体的实施例对本发明作进一步的说明，但是不作为本发明的限定。
[0037]在传统的工艺中，直接将不经过处理的钢网于焊盘结构中的部分焊盘(主焊盘)进行内缩或者将钢网的尺寸减小，这样会导致后续进行SMD贴片时出现诸多缺陷如连锡、虚焊等，因此需要对焊盘区域进行处理，作为可选项，该方法可在PCB封装库实现。
[0038]具体的，在封装库中提供一个具有焊盘区域的PCB板，其中该焊盘区域包括有一个主焊盘区域I和若干第二子焊盘区域，该些第二子焊盘区域I均匀分布在该主焊盘区域的两侧，其中，该主焊盘区域具有第一尺寸的规格并呈一正方形结构，优选的，该主焊盘区域1的第一尺寸为5.16mmX 5.16mm，如图1所示。
[0039]上述的PCB板位于封装库中的正方形栅格组成的区域中，其中每个栅格均具有第三尺寸，在一可选但非限制性的实施例中，该第三尺寸具体为lmmXlmm，如图2所示。
[0040]继续将主焊盘区域划分为若干焊盘单元区(作为一个优选的方案，该些焊盘单元区域在主焊盘区域上均匀分布，且数量为4个呈2 X 2矩阵排列)，并在每一个焊盘单元区域中均制备具有第二尺寸的正方形的第一子焊盘3 (同时在各第二子焊盘区域中制备第二子焊盘2)。当然本领域技术人员应当理解为第一子焊盘3和焊盘单元区域的数量、形状仅为一个较佳的实施方案，其可根据具体的工艺需要将主焊盘区域分成其它数量不等或不同形状的模块区域，对本发明均无实质性的影响。其在封装库中实现的方法具体为:
[0041]步骤a、根据主焊盘区域1的第一尺寸5.16mmX5.16mm，进行合理的计算出4个焊盘单元区域中的第一子焊盘3具有的第二尺寸，因该第一子焊盘3也呈2X2矩阵分布，因此，作为一个可选项，第一子焊盘3的第二尺寸均为2_X2mm。
[0042]在该过程中，应当考虑到任意两相邻的第一子焊盘3之间的距离和主焊盘区域的边界与邻近的第一子焊盘3之间的距离，来进行合理的计算每个第一子焊盘3的第二尺寸，以便于在后续在进行SMT工艺时避免发生连锡和虚焊的现象，如图3所示。
[0043]步骤b、在合算出各第一子焊盘3的第二尺寸后，继续通过具有第三尺寸的栅格作为参照于封装库中画出第一子焊盘3，在本发明的实施例中，因栅格的第三尺寸为ImmX 1mm，故该第一子焊盘占据具有4个栅格面积，如图3所示。
[0044]步骤c、将步骤b中所完成的第一子焊盘3通过栅格进行复制到主焊盘区域1之上(具体复制到焊盘单元区域中)，使其在主焊盘区域1上均匀且呈2X2矩阵分布。
[0045]在该实施例中，优选的，任意两相邻的第一子焊盘3之间的具有第一间距，优选的，该第一间距大于0.3mm,另一方面，主焊盘区域1的边界与邻近的第一子焊盘3之间具有第二间距，优选的，该第二间距至少为0.2mm(或者说第一子焊盘3组成的一 paste层整体上相对于主焊盘区域1缩至少0.2mm)以避免后续锡膏涂覆时出现连锡现象，如图3所示。
[0046]之后，分别画出与第一子焊盘3和第二子焊盘2形状相同且尺寸相同的铜皮(图中未示出)，并分别覆盖在上述每个第一子焊盘和第二子焊盘之上，此时铜皮和主焊盘区域成为一个整体，如图4和图5所示。
[0047]最后，对上述的焊盘区域进行开钢网处理，以暴露焊盘结构中的第一子焊盘3和第二子焊盘2的表面，形成如图6所示的钢网结构。
[0048]在经以上步骤之后，将铜皮和主焊盘区域成为整体，在封装库里直接优化paste层，在出现钢网数据时，该领域技术人员可以直接调用该PCB封装，以避免后续进行SMT时出现虚焊、连锡现象，同时提高了 EDA工程师们的工作效率。
[0049]综上所述，本发明公开了一种优化钢网的方法，通过将主焊盘区域分成若干小的焊盘单元区域，并与焊盘单元区域中制备第一子焊盘，再提供与第一子焊盘的尺寸相同的铜皮覆盖在各第一子焊盘之上，使铜皮与主焊盘区域成为一个整体，使其在后续中可以达到优化paste层的效果，进而在对主焊盘区域开钢网处理，形成钢网结构，可避免在后续SMT工艺时出现虚焊、连锡现象，一定程度上提高了工作质量和效率和SMD贴片良率。
[0050]本领域技术人员应该理解，本领域技术人员在结合现有技术以及上述实施例可以实现所述变化例，在此不做赘述。这样的变化例并不影响本发明的实质内容，在此不予赘述。
[0051]以上对本发明的较佳实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，其中未尽详细描述的设备和结构应该理解为用本领域中的普通方式予以实施；任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例，这并不影响本发明的实质内容。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
【权利要求】
1.一种优化钢网的方法，其特征在于，所述方法包括: 提供一设置有焊盘区域的PCB板，且所述焊盘区域包括具有第一尺寸的主焊盘区域； 将所述主焊盘区域划分成若干焊盘单元区域，并于每个所述焊盘单元区域中均制备若干具有第二尺寸的第一子焊盘，且任意两相邻的所述第一子焊盘之间具有第一间距，所述主焊盘区域的边界与邻近的所述第一子焊盘之间具有第二间距； 提供与所述第一子焊盘的第二尺寸相同的铜皮，并将所述铜皮覆盖于各所述第一子焊盘之上； 利用所述焊盘区域形成钢网。
2.如权利要求1所述的优化钢网的方法，其特征在于，所述焊盘区域还包括若干第二子焊盘区域； 所述若干第二子焊盘区域分别位于所述主焊盘区域的两侧。
3.如权利要求2所述的优化钢网的方法，其特征在于，所述方法还包括: 于每个所述第二子焊盘区域中均制备一第二子焊盘后，由与所述第二子焊盘尺寸相同的铜皮予以覆盖所述第二子焊盘； 利用所述焊盘区域形成钢网，并暴露各所述第一子焊盘和各所述第二子焊盘。
4.如权利要求1所述的优化钢网的方法，其特征在于，所述方法还包括: 根据所述主焊盘区域的第一尺寸，计算得到各所述第二子焊盘的第二尺寸； 采取栅格于所述主焊盘区域上获取具有第二尺寸的各所述第二子焊盘。
5.如权利要求1所述的优化钢网的方法，其特征在于，所述第一间距大于0.3_。
6.如权利要求1所述的优化钢网的方法，其特征在于，所述第二间距大于0.2mm。
7.如权利要求1所述的优化钢网的方法，其特征在于，所述方法应用于PCB封装库中。
8.如权利要求1所述的优化钢网的方法，其特征在于，所述主焊盘区域和各所述第一子焊盘的形状均为正方形。
【文档编号】H05K3/34GK104470248SQ201410770527
【公开日】2015年3月25日 申请日期:2014年12月12日 优先权日:2014年12月12日
【发明者】潘权菊 申请人:上海斐讯数据通信技术有限公司