一种具有钝化层表面场的沟槽PiN型β辐照电池及制备方法

一种具有钝化层表面场的沟槽pin型
β
辐照电池及制备方法
技术领域
1.本发明属于微电子技术领域，具体涉及一种具有钝化层表面场的沟槽pin型β辐照电池及制备方法。


背景技术：

2.微型核电池或称放射性同位素电池具有体积小、重量轻便、使用寿命长、易于集成以及工作不受外界环境影响等诸多优点，可用来解决航天深空探测、人工心脏起搏器、便携式移动电子产品、植入式微系统等的长期供电问题，被认为是微机电(micro-electro-mechanical system，简称mems)、传感器等微电力应用理想的长期能源之一。
3.β辐照电池是一种利用3h、
63
ni和
147
pm等放射性同位素发射的贝塔(β-particle)射线的辐射伏特效应输出电能的半导体同位素电池。1953年由rappaport研究发现，利用同位素衰变所产生的β射线能在硅pn结内产生电子-空穴对，并发生类似于光伏效应的载流子收集过程，最终将β射线能量转换为电能进行输出，此现象则被称为辐射福特效应(β-voltaic effect)。1957年，elgin-kidde首先将β-voltaic effect用在电源供应方面，成功制造出第一个同位素微电池(β-voltaic battery)。
4.自2006年，随着宽禁带半导体材料sic制备和工艺技术的进步，出现了基于sic的同位素微电池的相关报道。碳化硅具有禁带宽度大、热稳定性强、热导率高、载流子饱和速率大、抗辐照性能优越等特性，这些特性有助于提高β辐照电池的能量转换效率和输出性能的稳定性。近几十年来，得益于宽禁带半导体材料的使用，β辐照电池的总转换效率已从0.2％提升到了接近4％，其中碳化硅pin器件的能量转换效率达到了18.6％。
5.但是现有报道中，理想条件下的碳化硅二极管器件的能量转换效率可以达到23.5％，远高于实验结果，其原因主要为β射线在碳化硅材料中的能量沉积随入射深度呈指数型衰减，大量辐照产生的电子-空穴对位于器件表面1μm范围内，这导致了碳化硅pin器件的表面复合与p型区死层厚度将对其能量转换效率产生显著的影响。
6.请参见图1，图1为现有技术提供的一种常规碳化硅pin型β辐照电池的结构示意图，该pin核电池自上而下依次为，放射性源60、p型欧姆接触电极50、p型高掺杂sic层30、本征i层20、n型高掺杂sic衬底10和n型欧姆接触电极40；其p型高掺杂sic层30的表面复合一方面降低了β射线在半导体内产生的电子-空穴对的收集效率，从而导致短路电流isc下降，另一方面增大了pin器件的饱和电流，从而导致开路电压voc与填充因子ff下降；其相对过厚的p型高掺杂sic层30则在增大死层损耗的同时，也将进一步增强表面复合的负面影响。而β辐照电池的最大输出功率pout＝ff
·
isc
·
voc，因此表面复合与p型区死层厚度将限制碳化硅pin型β辐照电池的能量转化效率。另外，这种结构为避免欧姆接触电极阻挡入射离子，简单的将p型欧姆电极做在器件的一个角落，使得离p型欧姆电极较远的辐照生载流子在输运过程中被复合，降低了能量转化率。


技术实现要素：

7.为了解决现有技术中存在的上述问题，本发明提供了一种具有钝化层表面场的沟槽pin型β辐照电池及制备方法。本发明要解决的技术问题通过以下技术方案实现：
8.本发明实施例提供了一种具有钝化层表面场的沟槽pin型β辐照电池，包括pin单元和位于所述pin单元上的放射性同位素单元，所述pin单元包括n型掺杂4h-sic衬底、n型掺杂4h-sic外延层、p型掺杂4h-sic外延层、n型欧姆接触电极、隔离钝化层、沟槽钝化层、p型欧姆接触电极和若干沟槽区域，其中，
9.所述n型欧姆接触电极、所述n型掺杂4h-sic衬底、所述n型掺杂4h-sic外延层和所述p型掺杂4h-sic外延层依次层叠，所述p型掺杂4h-sic外延层的外周侧和部分所述n型掺杂4h-sic外延层的外周侧形成隔离台面；
10.所述隔离钝化层覆盖在所述隔离台面的表面上；
11.若干所述沟槽区域贯穿所述p型掺杂4h-sic外延层且间隔分布在所述n型掺杂4h-sic外延层中，使得所述p型掺杂4h-sic外延层形成分布式p型区；
12.所述沟槽钝化层覆盖所述沟槽区域的表面；
13.所述p型欧姆接触电极位于所述分布式p型区上，且与所述隔离钝化层相邻；
14.所述放射性同位素单元位于所述沟槽钝化层和所述p型欧姆接触电极的上方。
15.在本发明的一个实施例中，所述p型欧姆接触电极包括若干纵向矩形条和若干横向矩形条，若干所述纵向矩形条并列分布，若干所述横向矩形条并列分布且每条所述横向矩形条均连接若干所述纵向矩形条。
16.在本发明的一个实施例中，若干所述纵向矩形条等间距分布，若干所述横向矩形条等间距分布且垂直等分所述纵向矩形条。
17.在本发明的一个实施例中，所述纵向矩形条的数量大于或等于5，所述横向矩形条的数量大于或等于1；所述纵向矩形条的宽度和所述横向矩形条的宽度均为10μm～20μm，所述纵向矩形条之间的间距为100～1000μm。
18.在本发明的一个实施例中，所述p型欧姆接触电极包括若干圆环和若干矩形条，若干所述圆环按照半径由小到大的顺序依次套叠，每条所述矩形条均连接若干所述圆环。
19.在本发明的一个实施例中，若干所述圆环为等间距分布的同心圆，环间距与中心圆环内直径相等，且相邻两个矩形条之间的夹角均相等。
20.在本发明的一个实施例中，所述圆环的数量大于或等于5，所述矩形条的数量大于或等于4；所述圆环的宽度和所述矩形条的宽度均为10μm～20μm，所述圆环的环间距与中心圆环内直径均为100～1000μm。
21.在本发明的一个实施例中，所述沟槽区域的深度为0.3～0.8μm，宽度为100～1000μm。
22.在本发明的一个实施例中，所述放射性同位素单元包括放射性同位素源层，所述放射性同位素源层位于所述若干所述沟槽钝化层和所述p型欧姆接触电极的上方。
23.本发明的另一个实施例提供了一种具有钝化层表面场的沟槽pin型β辐照电池的制备方法，包括步骤：
24.s1、在n型掺杂4h-sic衬底上外延生长n型掺杂4h-sic外延层；
25.s2、在所述n型掺杂4h-sic外延层上外延生长p型掺杂4h-sic外延层；
sic外延层3依次层叠。p型掺杂4h-sic外延层3的外周侧和部分n型掺杂4h-sic外延层2的外周侧形成隔离台面；具体的，p型掺杂4h-sic外延层3的外周表面、p型掺杂4h-sic外延层3的侧面、部分n型掺杂4h-sic外延层2的侧面以及n型掺杂4h-sic外延层2的外周表面共同形成隔离台面。
47.在一个具体实施例中，n型掺杂4h-sic衬底1的材料为n型高掺杂4h-sic，其掺杂浓度为5
×
10
18
cm-3
，厚度为380μm。n型掺杂4h-sic外延层2的材料为n型低掺杂4h-sic，其掺杂浓度为1
×
10
14
～1
×
10
15
cm-3
，厚度为4.0～10.0μm，掺杂离子为氮离子。p型掺杂4h-sic外延层3的材料为p型高掺杂4h-sic，其掺杂浓度为1
×
10
19
～5
×
10
19
cm-3
，厚度为0.2～0.5μm，掺杂离子为铝离子。n型欧姆接触电极4的材料包括但不限于ni，厚度为200nm；n型欧姆接触电极4与n型掺杂4h-sic衬底1的界面之间形成欧姆接触。
48.隔离钝化层5覆盖在隔离台面的表面上；具体的，钝化层5覆盖在n型掺杂4h-sic外延层2的外周侧和p型掺杂4h-sic外延层3的外周侧。在一个具体实施例中，钝化层5的材料包括sio2，厚度为0.2～0.5μm，钝化层5的侧面高度为1μm。
49.若干沟槽区域9贯穿p型掺杂4h-sic外延层3且间隔分布在n型掺杂4h-sic外延层2中，使得p型掺杂4h-sic外延层3形成分布式p型区。具体的，沟槽区域9为对p型掺杂4h-sic外延层3和部分n型掺杂4h-sic外延层2进行刻薄后形成的，其深度大于p型掺杂4h-sic外延层3的厚度。在一个具体实施例中，沟槽区域9的深度为0.3～0.8μm，宽度为100～1000μm。
50.沟槽钝化层6覆盖沟槽区域9的表面；具体的，在沟槽区域9的底部和侧壁均设置有沟槽钝化层6。钝化层6的材料包括sio2，厚度为30nm～50nm。
51.p型欧姆接触电极7位于分布式p型区上，形成分布式欧姆接触电极，且p型欧姆接触电极7与p型掺杂4h-sic外延层3上的隔离钝化层5相邻。在一个具体实施例中，p型欧姆接触电极7的材料包括但不限于ti、ni、al中的一种或多种，例如，p型欧姆接触电极7的材料为ti，或ni，或al，或ti和ni的组合，或ti和al的组合，或ni和al的组合，或ti和ni和al组合成的多层金属；p型欧姆接触电极7的厚度为50～150nm，宽度为10μm～20μm；p型欧姆接触电极7与p型掺杂4h-sic外延层3的界面之间形成欧姆接触。
52.放射性同位素单元位于沟槽钝化层6和p型欧姆接触电极7的上方。在一个具体实施例中，放射性同位素单元包括放射性同位素源层8，放射性同位素源层8位于沟槽钝化层6和p型欧姆接触电极7的上方，放射性同位素源层8的β放射源材料包括ni
63
、pm
137
、h3中的一种或多种，但是不限于这几种同位素。
53.请参见图3，图3为本发明实施例提供的一种栅状p型欧姆接触电极的结构示意图。
54.图3中，p型欧姆接触电极7为栅状分布电极，其包括若干纵向矩形条72和若干横向矩形条73，若干纵向矩形条72并列分布，若干横向矩形条73并列分布且每条横向矩形条73均连接若干纵向矩形条72。可以理解的是，横向矩形条73可以连接在纵向矩形条72的中间，也可以连接在纵向矩形条72的端部。
55.进一步的，多个纵向矩形条72等间距分布，多个横向矩形条73等间距分布且垂直等分纵向矩形条72。
56.在一个具体实施例中，多个纵向矩形条72等间距分布，其长度与pin单元纵向长度相同，其宽度为10μm～20μm，其数量大于或等于5；纵向矩形条72之间的间距h1与沟槽区域9的宽度相同，为100～1000μm。横向矩形条73垂直等分纵向矩形条72，其长度与pin单元横向
长度相同，宽度为10μm～20μm，其数量大于或等于1个。
57.请参见图4，图4为本发明实施例提供的一种环状p型欧姆接触电极的结构示意图。
58.图4中，p型欧姆接触电极7为环状分布电极，包括若干圆环74和若干矩形条75，若干圆环74按照半径由小到大的顺序依次套叠，每条矩形条75均连接若干圆环74。进一步的，若干圆环74为等间距分布的同心圆，环间距与中心圆环74内直径相等；且相邻两个矩形条75之间的夹角均相等，即若干矩形条75沿圆环74的圆周均匀分布。
59.在一个具体实施例中，多个圆环74为同心圆，圆环74宽度为10μm～20μm，多个圆环74等间距分布，环间距与中心圆环74内直径相等，圆环74的数量大于或等于5；环间距h2、中心圆环74内直径h3与沟槽区域9的宽度相同，为100～1000μm。环间由若干矩形条75相连，矩形条75的数量大于或等于4，相邻两个矩形条75之间的夹角均相等，例如，当矩形条75的数量等于4时，相邻两个矩形条75之间的夹角均为90
°
。
60.本实施例中，由于p型欧姆接触电极7位于分布式p型区上，因此，分布式p型区的形状与p型欧姆接触电极7的形状相同。
61.需要说明的是，p型欧姆接触电极7的形状不限于上述的栅状分布式电极和环状分布电极，只要其满足分布式电极的条件即可。
62.与常规碳化硅pin型β辐照电池相比，本实施例采用分布式p型区，仅在p型区上方覆盖欧姆接触电极，同时，对分布式p型区外的p型外延层与n型外延层进行了刻蚀处理，并对刻蚀沟槽进行钝化处理，使刻蚀沟槽表面覆盖有sio2钝化薄层62。这样有以下几点好处：1.分布式p型区通过对p型外延层进行刻蚀处理得到，相比于直接在n型外延层进行离子注入来得到分布式p型区的工艺方法，避免了离子注入及其高温退火带来的体晶格和表面损伤，降低了p型区及其表面的复合作用，从而提升了载流子的收集效率，降低了饱和电流。2.分布式p型区及其上方的欧姆接触电极降低了器件表面的p型死区及相应金属电极的覆盖面积，从而降低了欧姆接触电极与p型死区对β射线造成的能量损耗，减少了载流子在p型死区与金属接触界面的复合，同时通过分布式p型区及其上方相应欧姆接触电极的图形设计，降低了载流子收集过程中的平均输运距离，降低了载流子在输运过程中的复合损失，提升了载流子的收集效率。3.由于p型区对载流子的收集效率远低于耗尽区，常规碳化硅pin型β辐照电池主要将pn结形成耗尽区作为灵敏区的一部分收集β射线辐照产生的载流子，这样一来，入射β射线必须穿越p型死层区域，从而造成显著的粒子能量损失；而本实施例通过刻蚀处理，完全消除了分布式p型区外的p型外延层区域，并通过sio2钝化薄层与碳化硅界面的固定负电荷代替p型区来产生沟槽区域下方的耗尽层以及表面p型反型层，使β射线无需穿越p型死层区域就可以将能量沉积于耗尽层，从而提升了载流子的收集效率。4.沟槽区域表面的sio2钝化层提升了界面特性，降低了器件表面复合作用，同时沟槽区域表面的耗尽区电场抽离了β射线产生的电子，并在表面形成了p型反型层，进一步降低了器件表面的复合作用，从而减少了载流子复合损失并降低了器件饱和电流。上述第2、3两点可以提升短路电流isc，第1、4两点则使短路电流isc、开路电压voc以及填充因子ff同时得到提升，最终使β辐照电池的能量转换效率得到提升。
63.综上，本实施例的辐照电池通过设计分布式p型区并在分布式p型区上制备p型欧姆接触电极，同时设计沟槽区域并在沟槽区域中形成沟槽钝化层，降低了β射线在p型区中的能量沉积，弱化了器件表面复合作用，提升了欧姆接触电极对辐照产生的载流子的收集
效率，从而减少了辐照产生的载流子在输运过程中的复合，降低了器件饱和电流，进而提升了短路电流isc、开路电压voc以及填充因子ff，达到了提升β辐照电池能量转换效率的目的。
64.实施例二
65.在实施例一的基础上，请参见图5a-图5l，图5a-图5l为本发明实施例提供的一种具有钝化层表面场的沟槽pin型β辐照电池的制备方法的过程示意图。该制备方法包括步骤：
66.s1、在n型掺杂4h-sic衬底1上外延生长n型掺杂4h-sic外延层2，请参见图5a和图5b。
67.首先，对n型掺杂4h-sic衬底1样片进行清洗，以去除表面污染物。
68.然后，利用化学气相淀积cvd法在清洗后的n型高掺杂4h-sic衬底1样片表面外延生长一层掺杂浓度为1
×
10
14
～1
×
10
15
cm-3
，厚度为4.0～10.0μm的n型低掺杂4h-sic，形成n型掺杂4h-sic外延层2。
69.s2、在n型掺杂4h-sic外延层2上外延生长p型掺杂4h-sic外延层3，请参见图5c。
70.具体的，利用化学气相淀积cvd法在n型掺杂4h-sic外延层2表面外延生长一层掺杂浓度为1
×
10
19
～5
×
10
19
cm-3
，厚度为0.2～0.5μm的p型高掺杂4h-sic，形成p型掺杂4h-sic外延层3。
71.s3、对p型掺杂4h-sic外延层3和n型掺杂4h-sic外延层2进行台面刻蚀，形成隔离台面，请参见图5d。
72.具体的，利用电感耦合等离子体icp刻蚀法对p型掺杂4h-sic外延层3和n型掺杂4h-sic外延层2进行台面刻蚀，刻蚀深度为1μm，使得p型掺杂4h-sic外延层3和部分n型掺杂4h-sic外延层2形成台面，形成器件的台面隔离。
73.s4、在p型掺杂4h-sic外延层3和隔离台面上制备隔离钝化层5，请参见图5e。
74.具体的，用高温热氧化和cvd淀积二氧化硅对刻蚀后的样片进行钝化处理，在p型掺杂4h-sic外延层3与n型掺杂4h-sic外延层2表面形成厚度为0.2～0.5μm的sio2隔离钝化层5。
75.s5、刻蚀隔离钝化层5，形成灵敏区61，请参见图5f。
76.具体的，在sio2隔离钝化层5上涂胶，光刻制作阻挡层，用酸湿法腐蚀二氧化硅打开隔离钝化层窗口作为样片灵敏区61。
77.s6、刻蚀样片灵敏区61内的p型掺杂4h-sic外延层3和部分n型掺杂4h-sic外延层2，在n型掺杂4h-sic外延层2中形成若干间隔分布的沟槽区域9，同时使得p型掺杂4h-sic外延层3形成分布式p型区，请参见图5g。
78.具体的，利用电感耦合等离子体icp刻蚀法对p型掺杂4h-sic外延层3以及部分n型4h-sic掺杂外延层2进行沟槽刻蚀，形成深度为0.3～0.8μm，宽度为100～1000μm的沟槽区域9，使得p型掺杂4h-sic外延层3形成分布式p型区。
79.s7、在若干沟槽区域9中制备沟槽钝化层6，请参见图5h和图5i。
80.具体的，首先，用高温热氧化或pecvd淀积二氧化硅对刻蚀后的样片进行钝化处理，在p型掺杂4h-sic外延层3与沟槽区域9的表面形成厚度为30nm～50nm的sio2钝化薄层62。然后，在sio2钝化薄层62上涂胶，光刻形成具有分布式p型区图形的阻挡层，用酸湿法腐
蚀sio2钝化层以在分布式p型区上打开sio2钝化层窗口，该窗口作为p型欧姆接触电极区，未经腐蚀的二氧化硅形成沟槽钝化层6。
81.s8、在分布式p型区上制备p型欧姆接触电极7，请参见图5j。
82.具体的，在样片正面涂胶，光刻形成分布式p型区表面的金属淀积窗口，对开窗后的样片进行清洗，以露出p型掺杂4h-sic外延层3，接着，通过磁控溅射在p型掺杂4h-sic外延层3上淀积p型欧姆接触电极金属，材料为ti、ni、al中的一种或多种即ti或ni或al或包含ti或ni或al的多层金属，然后对光刻胶进行剥离，形成p型欧姆接触电极7。
83.s9、在n型掺杂4h-sic衬底1的背面外延生长n型欧姆接触电极4，请参见图5k。
84.具体的，在样片正面涂胶保护，在样片背面通过磁控溅射淀积形成n型欧姆接触电极4，n型欧姆接触电极4的材料为ni，厚度为200nm。
85.s10、在沟槽钝化层6和p型欧姆接触电极7的上方制备放射性同位素单元，请参见图5l。
86.具体的，利用淀积法或涂抹法，在样件上表面形成放射性同位素源层8，得到具有分布式p型区与钝化层表面场的沟槽碳化硅pin型β辐照电池。
87.上述制备方法制得的器件结构请参见实施例一，本实施例不再赘述。
88.本实施例通过设计分布式p型区并在分布式p型区上制备p型欧姆接触电极，同时设计沟槽区域并在沟槽区域中形成沟槽钝化层，降低了β射线在p型区中的能量沉积，弱化了器件表面复合作用，提升了欧姆接触电极对辐照产生的载流子的收集效率，从而减少了辐照产生的载流子在输运过程中的复合，降低了器件饱和电流，进而提升了短路电流isc、开路电压voc以及填充因子ff，达到了提升β辐照电池能量转换效率的目的。
89.实施例三
90.在实施例二的基础上，请结合图5a-图5l，本实施例以制备具有栅状分布式p型区与钝化层表面场的沟槽碳化硅pin型β辐照电池为例对其制备方法进行具体说明，其中，电池面积为0.6
×
0.6cm，沟槽宽度为400μm，纵向矩形条72电极数量为14，横向矩形条73电极数量为1。
91.s1、在n型掺杂4h-sic衬底1上外延生长n型掺杂4h-sic外延层2。
92.首先，采用标准rac清洗n型掺杂4h-sic衬底1样片，以去除表面污染物，请参见图5a。
93.具体的，首先在25℃下，将掺杂浓度为5
×
10
18
cm-3
，厚度为380μm的n型高掺杂4h-sic衬底1样片在h2so4:h2o2(4:1)的试剂中浸泡10min，以去除样片表面有机、金属沾污；接着在85℃下，将去除表面有机、金属沾污的样片在h2o:nh4oh:h2o2(5:1:1)的试剂中浸泡10min，以去除杂质颗粒；之后，在85℃下，将去除杂质颗粒的样片在h2o:hcl:h2o2(5:1:1)的试剂中浸泡10min，以去除金属、重离子沾污；最后，在25℃下，将去除金属、重离子沾污的样片在h2o:hf(10:1)的试剂中浸泡10min，以去除表面自然氧化层。
94.然后，外延生长n型掺杂4h-sic外延层2，请参见图5b。
95.具体的，在清洗后的n型高掺杂4h-sic衬底1样片上利用低压化学气相淀积lpcvd方法，非故意掺杂外延生长n型4h-sic低掺杂外延层2。其工艺条件为：外延温度为1580℃，压强为100mbar，反应气体为丙烷(c3h8)和硅烷(sih4)，c/si为1，载气为纯氢气，得到氮掺杂浓度为7
×
10
14
cm-3
，厚度为9μm的n型4h-sic低掺杂外延层2。
96.s2、在n型掺杂4h-sic外延层2上外延生长p型掺杂4h-sic外延层3，请参见图5c。
97.在n型4h-sic低掺杂外延层2上利用低压化学气相淀积lpcvd方法外延生长铝掺杂的p型高掺杂4h-sic外延层3。其工艺条件为：外延温度为1580℃，压强为100mbar，反应气体为丙烷(c3h8)和硅烷(sih4)，c3h8：sih4为1:3，载气为纯氢气，杂质源为三甲基铝(tma)，得到铝掺杂浓度为2
×
10
19
cm-3
，厚度为0.4μm的p型高掺杂4h-sic外延层3。
98.s3、对p型掺杂4h-sic外延层3和n型掺杂4h-sic外延层2进行台面刻蚀，形成隔离台面，请参见图5d。
99.首先，将外延生长完成的样片进行标准rca清洗；样片清洗完成后，在铝掺杂浓度为2
×
10
19
cm-3
的p型高掺杂4h-sic外延层3上通过磁控溅射淀积厚度为200nm的ni膜作为刻蚀掩膜层，使用光刻版将ni膜图形化，形成刻蚀所需要的图案；接着对样片上表面利用电感耦合等离子体icp对p型掺杂4h-sic外延层3和部分n型掺杂4h-sic外延层2进行刻蚀，刻蚀深度为1μm，并在25℃下，用h2so4:h2o2(4:1)试剂浸泡刻蚀完成的样片10min以去除ni掩膜层，形成器件的台面隔离。
100.s4、在p型掺杂4h-sic外延层3和隔离台面上制备隔离钝化层5，请参见图5e。
101.首先，对进行台面刻蚀后的样片进行标准rca清洗。
102.然后，在1150
±
50℃温度下，对进行台面刻蚀后的样件表面进行1.5小时的干氧氧化，形成15nm厚的sio2致密氧化层，然后在1150
±
50℃温度下进行氮气氛围退火1小时。
103.接着，在250℃温度下，使用等离子体增强化学气相沉积法pecvd在sio2致密氧化层上淀积300nm厚度的sio2，然后在1000
±
50℃温度，纯氩气氛围中进行5分钟的快速热退火，最终形成315nm厚度的sio2隔离钝化层5。
104.s5、刻蚀隔离钝化层5，形成灵敏区61，请参见图5f。
105.首先，在隔离钝化层5上旋涂光刻胶；然后，使用光刻版将光刻胶图形化，形成腐蚀开窗所需要的图案；接着，用浓度为5％的缓冲hf溶液bhf酸湿法腐蚀二氧化硅打开隔离钝化层5窗口，开窗区域作为电池的灵敏区61。
106.s6、刻蚀样片灵敏区61内的p型掺杂4h-sic外延层3和部分n型掺杂4h-sic外延层2，在n型掺杂4h-sic外延层2中形成若干间隔分布的沟槽区域9，同时使得p型掺杂4h-sic外延层3形成分布式p型区，请参见图5g。
107.首先，在样片正面旋涂光刻胶；然后，使用光刻版将光刻胶图形化，形成分布式p型区台面所需要的图案；接着，利用电感耦合等离子体icp刻蚀法刻蚀p型掺杂4h-sic外延层3以及部分n型4h-sic掺杂外延层2，刻蚀深度为0.6μm，宽度为400μm，形成若干沟槽区域9，若干沟槽区域9将p型掺杂4h-sic外延层3分割为栅状的分布式p型区。
108.s7、在若干沟槽区域9中制备沟槽钝化层6，请参见图5h和图5i。
109.首先，对进行沟槽刻蚀后的样片进行标准rca清洗；样片清洗后，在250℃温度下，使用等离子体增强化学气相沉积法pecvd在样片上表面淀积45nm厚度的sio2，然后在1000
±
50℃温度，纯氩气氛围中进行5分钟的快速热退火，形成45nm厚度的sio2钝化薄层62。
110.然后，在sio2钝化薄层62上旋涂光刻胶，并使用光刻版将光刻胶图形化，形成腐蚀开窗所需要的具有分布式p型区图形的阻挡层；最后，用浓度为5％的缓冲hf溶液bhf酸湿法腐蚀二氧化硅打开sio2钝化薄层62窗口，开窗区域作为p型欧姆接触电极区，未经腐蚀的二氧化硅形成沟槽钝化层6。
111.s8、在分布式p型区上制备p型欧姆接触电极7，请参见图5j。
112.首先，在样片正面旋涂光刻胶，并使用光刻版将光刻胶图形化，形成分布式p型区表面的金属淀积窗口；接着，湿法、干法清洗开窗后的样片表面，通过磁控溅射淀积厚度分别为35nm/65nm的ti/ni双层金属，形成p型欧姆接触电极的接触金属；最后对光刻胶进行剥离，形成电极宽度为13μm，纵向矩形条72电极间距为400μm，数量为14，横向矩形条73电极数量为1的栅状分布式p型欧姆接触电极7。
113.s9、在n型掺杂4h-sic衬底1的背面外延生长n型欧姆接触电极4，请参见图5k。
114.首先，在样片正面旋涂光刻胶。接着，湿法、干法清洗样片表面。之后，通过磁控溅射在样片下表面淀积厚度为200nm的ni金属，形成n型欧姆接触电极4。最后，在1000℃温度下，进行3分钟纯氩气氛围下的快速热退火，同时形成n型欧姆接触电极4与p型欧姆接触电极7的欧姆接触界面。
115.s10、在沟槽钝化层6和p型欧姆接触电极7的上方制备放射性同位素单元，请参见图5l。
116.具体的，利用淀积或涂抹法，在沟槽钝化层6及样件上表面放置β放射源，形成放射性同位素源层8，得到具有栅状分布式p型区与钝化层表面场的沟槽碳化硅pin型β辐照电池。
117.实施例四
118.在实施例二的基础上，请结合图5a-图5l，本实施例以制备具有环状分布式p型区与钝化层表面场的沟槽碳化硅pin型β辐照电池为例对其制备方法进行具体说明，其中，电池面积为φ0.9cm，沟槽宽度为700μm，圆环74电极数量为12，矩形条75电极数量为4。
119.s1、在n型掺杂4h-sic衬底1上外延生长n型掺杂4h-sic外延层2。
120.首先，采用标准rac清洗n型掺杂4h-sic衬底1样片，以去除表面污染物，请参见图5a。
121.具体的，首先在25℃下，将掺杂浓度为5
×
10
18
cm-3
，厚度为380μm的n型高掺杂4h-sic衬底1样片在h2so4:h2o24:1的试剂中浸泡10min，以去除样片表面有机、金属沾污；接着在85℃下，将去除表面有机、金属沾污的样片在h2o:nh4oh:h2o2(5:1:1)的试剂中浸泡10min，以去除杂质颗粒；之后，在85℃下，将去除杂质颗粒的样片在h2o:hcl:h2o2(5:1:1)的试剂中浸泡10min，以去除金属、重离子沾污；最后，在25℃下，将去除金属、重离子沾污的样片在h2o:hf(10:1)的试剂中浸泡10min，以去除表面自然氧化层。
122.然后，外延生长n型掺杂4h-sic外延层2，请参见图5b。
123.具体的，在清洗后的n型高掺杂4h-sic衬底1样片上利用低压化学气相淀积lpcvd方法，非故意掺杂外延生长n型4h-sic低掺杂外延层2。其工艺条件为：外延温度为1580℃，压强为100mbar，反应气体为丙烷(c3h8)和硅烷(sih4)，c/si为1.4，载气为纯氢气，得到氮掺杂浓度为2
×
10
14
cm-3
，厚度为7μm的n型4h-sic低掺杂外延层2。
124.s2、在n型掺杂4h-sic外延层2上外延生长p型掺杂4h-sic外延层3，请参见图5c。
125.在n型4h-sic低掺杂外延层2上利用低压化学气相淀积lpcvd方法外延生长铝掺杂的p型高掺杂4h-sic外延层3。其工艺条件为：外延温度为1580℃，压强为100mbar，反应气体为丙烷(c3h8)和硅烷(sih4)，c3h8：sih4为1:3，载气为纯氢气，杂质源为三甲基铝(tma)，得到铝掺杂浓度为4
×
10
19
cm-3
，厚度为0.2μm的p型高掺杂4h-sic外延层3。
126.s3、对p型掺杂4h-sic外延层3和n型掺杂4h-sic外延层2进行台面刻蚀，形成隔离台面，请参见图5d。
127.首先，将外延生长完成的样片进行标准rca清洗；样片清洗完成后，在铝掺杂浓度为4
×
10
19
cm-3
的p型高掺杂4h-sic外延层3上通过磁控溅射淀积厚度为200nm的ni膜作为刻蚀掩膜层，使用光刻版将ni膜图形化，形成刻蚀所需要的图案；接着对样片上表面利用电感耦合等离子体icp对p型掺杂4h-sic外延层3和部分n型掺杂4h-sic外延层2进行刻蚀，刻蚀深度为1μm，并在25℃下，用h2so4:h2o2(4:1)试剂浸泡刻蚀完成的样片10min以去除ni掩膜层，形成器件的台面隔离。
128.s4、在p型掺杂4h-sic外延层3和隔离台面上制备隔离钝化层5，请参见图5e。
129.首先，对进行台面刻蚀后的样片进行标准rca清洗。
130.然后，在1150
±
50℃温度下，对进行台面刻蚀后的样件表面进行3小时的干氧氧化，形成30nm厚的sio2致密氧化层，然后在1150
±
50℃温度下进行氮气氛围退火1小时。
131.接着，在250℃温度下，使用等离子体增强化学气相沉积法pecvd在sio2致密氧化层上淀积400nm厚度的sio2，然后在1000
±
50℃温度，纯氩气氛围中进行5分钟的快速热退火，最终形成430nm厚度的sio2隔离钝化层5。
132.s5、刻蚀隔离钝化层5，形成灵敏区61，请参见图5f。
133.首先，在隔离钝化层5上旋涂光刻胶；然后，使用光刻版将光刻胶图形化，形成腐蚀开窗所需要的图案；接着，用浓度为5％的缓冲hf溶液bhf酸湿法腐蚀二氧化硅打开隔离钝化层5窗口，开窗区域作为电池的灵敏区61。
134.s6、刻蚀样片灵敏区61内的p型掺杂4h-sic外延层3和部分n型掺杂4h-sic外延层2，在n型掺杂4h-sic外延层2中形成若干间隔分布的沟槽区域9，同时使得p型掺杂4h-sic外延层3形成分布式p型区，请参见图5g。
135.首先，在样片正面旋涂光刻胶；然后，使用光刻版将光刻胶图形化，形成分布式p型区台面所需要的图案；接着，利用电感耦合等离子体icp刻蚀法刻蚀p型掺杂4h-sic外延层3以及部分n型4h-sic掺杂外延层2，刻蚀深度为0.7μm，宽度为700μm，形成若干沟槽区域9，若干沟槽区域9将p型掺杂4h-sic外延层3分割为环状的分布式p型区。
136.s7、在若干沟槽区域9中制备沟槽钝化层6，请参见图5h和图5i。
137.首先，对进行沟槽刻蚀后的样片进行标准rca清洗；样片清洗后，在250℃温度下，使用等离子体增强化学气相沉积法pecvd在样片上表面淀积30nm厚度的sio2，然后在1000
±
50℃温度，纯氩气氛围中进行5分钟的快速热退火，形成30nm厚度的sio2钝化薄层62。
138.然后，在sio2钝化薄层62上旋涂光刻胶，并使用光刻版将光刻胶图形化，形成腐蚀开窗所需要的具有分布式p型区图形的阻挡层；最后，用浓度为5％的缓冲hf溶液bhf酸湿法腐蚀二氧化硅打开sio2钝化薄层62窗口，开窗区域作为p型欧姆接触电极区，未经腐蚀的二氧化硅形成沟槽钝化层6。
139.s8、在分布式p型区上制备p型欧姆接触电极7，请参见图5j。
140.首先，在样片正面旋涂光刻胶，并使用光刻版将光刻胶图形化，形成分布式p型区表面的金属淀积窗口；接着，湿法、干法清洗开窗后的样片表面，通过磁控溅射淀积厚度分别为30nm/60nm的ti/ni双层金属，形成p型欧姆接触电极的接触金属；最后对光刻胶进行剥离，形成电极宽度为13μm，圆环74电极间距为700μm，圆环74电极数量为12，矩形条75电极数
量为4的环状分布式p型欧姆接触电极7。
141.s9、在n型掺杂4h-sic衬底1的背面外延生长n型欧姆接触电极4，请参见图5k。
142.首先，在样片正面旋涂光刻胶。接着，湿法、干法清洗样片表面。之后，通过磁控溅射在样片下表面淀积厚度为200nm的ni金属，形成n型欧姆接触电极4。最后，在1000℃温度下，进行3分钟纯氩气氛围下的快速热退火，同时形成n型欧姆接触电极4与p型欧姆接触电极7的欧姆接触界面。
143.s10、在沟槽钝化层6和p型欧姆接触电极7的上方制备放射性同位素单元，请参见图5l。
144.具体的，利用淀积或涂抹法，在沟槽钝化层6及样件上表面放置β放射源，形成放射性同位素源层8，得到具有环状分布式p型区与钝化层表面场的沟槽碳化硅pin型β辐照电池。
145.以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。