专利名称：金属化系统的制作方法
技术领域：
本发明一般涉及一种金属化系统，更详细地说，涉及用于半导体集成电路的金属化系统。
正如本领域所公知，现代集成电路中的金属化系统，一般包括多层电导体图形，或由介质，通常二氧化硅所隔离的引线。一个明显衍生的问题是上层次发生的热传导到衬底，一般地说传到硅中去。各个层次中的引线，由穿过待电互连的引线之间介质的导电通路被电互连起来。同时这些导电通路也构成为在上层引线的热传导到下层引线，然后把热输送到更导热的衬底上去，而在集成电路的某些区域，有些引线靠近通路较少。这种情况，对用低介质常数膜，象旋涂玻璃、有机聚合物或干凝胶之类用作金属化层介质材料甚至变得更明显，因为其热导率至少比等离子增强化学汽相淀积(PECVD)的二氧化硅低一个数量级。例如，等离子增强的四乙氧基硅烷(PETEOS)的氧化物具有热导率约1w/m°k。介质象旋涂玻璃、有机聚合物和干凝胶之类具有降低了的介质常数，例如，小于3，但其热导率大约也小一个数量级。因此，同时要求具有低介质常数的介质材料来提供层叠金属引线之间的较低电容，这些较低介质常数材料具有较低的热导率，因而降低了使热从靠近导电通路较少的引线传导到衬底的有效性。
根据本发明的一个特点，提供一种多层集成电路金属化系统具有一复合介质层。该复合层包括一第一介质层和第二介质层。第一层的热导率至少比第二层之一的热导率要大两个数量级。在一个实施例中，该第一层是金刚石或蓝宝石。
根据本发明的另一个特点，提供一种多层集成电路金属化系统在不同的由一复合介质层隔离的层次上具有金属引线。该复合层包括一第一介质层和一第二介质层。第一层的热导率至少比第二层的热导率要大两个数量级。在一个实施例中，该第一层是金刚石或蓝宝石。
根据本发明的另一个特点，提供一种集成电路具有配置在一半导体衬底上边的复合介质层。该复合层包括一第一介质层和一第二介质层。第一层的热导率至少比第二层的热导率要大两个数量级。在一个实施例中，该第一层是金刚石或蓝宝石。金属引线被配置在该第一层上。
根据本发明的另一个特点，提供一种集成电路金属化系统其中把多个已形成图形的金属化层配置在半导体衬底上。一复合介质层被配置在一对金属化层之间。该复合层包括一第一介质层和一第二介质层。第一层的热导率至少比第二层的热导率要大两个数量级。在一个实施例中，该复合介质层包括金刚石层或蓝宝石层。该第一层配置在该已形成图形的金属化层之一的表面上。
根据本发明的另一个特点，一导电通路穿过该复合层。该导电通路是与第一层接触的。
借助这样的结构，该第一层使热从配置于其上的金属化层沿横向传递到以导电通路方式设置的散热装置。
根据本发明的另一个特点，提供一种方法，用于对一金属化层进行构图。该方法包括在一半导体衬底上边形成一介质层的步骤。在该介质层上形成金刚石或蓝宝石层。在金刚石或蓝宝石层上形成金属层。把该金属层制作成导电体图形。
借助这样的结构，该金刚石或蓝宝石层在该金属层构图的工艺过程中用以保护介质层。
根据本发明的另一个特点，提供一种方法，用于形成一集成电路金属化系统。该方法包括将第一金属层制作成导电体图形的步骤。在该已形成图形的第一金属层上形成介质层。在该介质层上形成金刚石或蓝宝石层。通过该金刚石或蓝宝石层的一部分和通过底下的该介质层的一部分形成通路，以露出在该第一金属层中已形成图形的导电体之一的一部分。在该金刚石或蓝宝石层形成导体。该导体的一部分穿过通路，而且被淀积在所述的露出在该第一金属层中已形成图形的导电体之一的部分上。在一个实施例中，穿过通路的导体部分是一种与配置于该金刚石或蓝宝石层上的导体部分不同的材料。该导体被制作成多个导电体图形。使在这样的导电体中产生的热量通过金刚石或蓝宝石层传递到穿过通路到所述露出的导电体之一的该第二金属层部分。
借助这样的结构，在第二金属化淀积期间该已形成图形的的金刚石或蓝宝石层提供掩模。进而，将下一金属化层的引线直接淀积在该金刚石或蓝宝石层上，在金属刻蚀加工期间将用作刻蚀中止层。
根据本发明的另一个特点，提供一种方法，用于将一金属层制作成图形。该方法包括在整个衬底上形成介质层。在该介质层上形成金刚石或蓝宝石层。穿过该金刚石或蓝宝石层的一部分到底下的该介质层部分形成通路和在该介质层上部形成槽。将金属层形成在该金刚石或蓝宝石层上，以及该部分金属层穿过通路并到介质层上形成的槽中，该金属的上部在该金刚石或蓝宝石层的上表面上延伸。对该金属层的上部进行抛光以使该金属表面平面化到该金刚石或蓝宝石层上表面的水平。因此，该复合介质层将金属层的部分隔离成为分离的导体。
借助这样的结构，在进行抛光步骤期间，已形成图形的金刚石或蓝宝石层用作掩模。
同附图一起作出的下述详细说明，将使本发明这些和其它的特点变得更清楚。
图1A到1G示出一个根据本发明在其制造的各阶段用于集成电路的金属化系统；以及图2A到2C示出另一个根据本发明在其制造的各阶段用于集成电路的金属化系统。
参照图1A，示出了集成电路(IC)的剖面图。这样IC包括存储电路，例如随机存取存储器(RAM)、动态的(DRAM)、同步的DRAM(SDRAM)、或静态的RAM(SRAM)。该IC还可以是逻辑器件，例如可编程的逻辑阵列(PLA)、专用IC(ASIC)、合并DRAM-逻辑电路、或任何电路。
通常，在半导体衬底，例如硅圆片上以并行方式制造许多IC。在加工后，将圆片进行划片以便把IC分开成许多单个芯片。然后把芯片封装，得到最终产品，用于例如用户产品，诸如计算机系统、蜂窝电话、个人数字助理(PDAs)、以及其它电子产品。如图所示，提供一个衬底。该衬底10，例如包括硅圆片。其它半导体衬底如砷化镓、锗、绝缘体上硅(SOI)、或其它半导体材料也可以使用。该衬底，例如，可以包括形成于其上的各种器件层(未示出)。如这里所用的术语衬底，可包括衬底和各种器件层。
说明性地，以任何常规方式在衬底10上形成第一金属化层12。把光刻胶层14配置到第一金属化层12上并制成有窗口的图形，如所示，采用常规光刻技术露出部分第一金属化层12。在曝露于适当的刻蚀加工中之后，该第一金属化层12被制作成金属导体18图形，如图1B所示，而后除去光刻胶层。
除去了光刻胶层14后，在整个结构上淀积介质层20，这里淀积低K介质的旋涂玻璃或有机介质，如有需要则进行平坦化，如图1B所示。在这里，例如，介质层的厚度为5000～15000，具有2.5到3的介质常数和0.1到0.5W/m°K的热导率。在该介质层20的上表面上边形成金刚石或蓝宝石的层22，这里为薄膜。这里，例如，该层22是金刚石薄膜或用化学汽相淀积法淀积厚度100到1000的层22。介质层20和金刚石或蓝宝石的层22，一起形成复合介质层24，如所示。金刚石的热导率约为1000W/m°K。所以，层22的热导率至少比介质层20的热导率要大两个数量级，这里为三个数量级。
其次，如图所示，用常规的光刻技术，将光刻胶层26淀积在整个金刚石层22上并制作有如所示的窗口28的图形。该已形成图形的光刻胶层26窗口28与已制作成图形于第一金属化层12的一个或多个金属导体18对准(图1A)。于是该窗口28使金刚石层22的上表面部分30露出来，如图1B所示。用具有含氟化学性质的反应离子刻蚀法，对金刚石层22的已露出部分30进行刻蚀。因而除去了该金刚石层22的部分就露出底下的介质层20部分。用已形成图形的光刻胶层26和该已制成图形的金刚石层22作为掩模，除去底下已露出的介质层20部分，这里例如用氟反应离子刻蚀法，因此露出在第一金属化层中已制成图形的一个或多个的上表面部分。于是，参照图1B，穿过复合介质层24的部分形成通路28，使选定的第一金属化层12中已制成图形的一个或多个金属导体18的上表面部分33露出来。接着除去制成图形的光刻胶层26(图1C)。
在除去制成图形的光刻胶层26之后，将金属34，这里为钨(图1C)淀积在整个金刚石层22的上表面上并且经过通路32到已露出的导体18的上表面部分上边。其次，用化学机械抛光法(CMP)，对淀积的钨层34的上面部分进行抛光，直至金刚石层22的上表面。应注意的是，该金刚石层22作为CMP的中止层。于是，如图1D所示，形成了钨插塞34。接着，如图1E所示，将金属层35，这里为钛、氮化钛、铝、钛、氮化钛层淀积到图1D所示的整个结构上表面上边。而后，如图1E所示，在金属层35的上表面上形成光刻胶层36，由于已制成图形的光刻胶层36与穿过复合介质层24形成的通路32(图1C)进行对准。因此使形成该结构的上表面露出在氟反应离子刻蚀(RIE)加工中，以除去通过已制成图形的光刻胶层36中的窗口38所露出的金属层35部分。因而，由钨插塞34和金属层35构成的导体，形成已制成图形于第二层次的金属导体40中的第二金属化层，如图1F所示。除去光刻胶层36(图1E)，留下图1F所示的结构。应注意的是，在RIE加工过程期间该金刚石层22作为硬的、刻蚀中止，掩蔽保护底下的介质层20。
重复进行如上述所述的加工，示范性的最终结构为图1G所示。应注意的是，如图所示，该最终示范性的结构是多层集成电路金属化系统，具有一对复合介质层24、24′，而各自又包括金刚石层22、22′和相应的介质层20、20′。各个金刚石层22、22′配置在已制成图形的金属化层之一的表面上，即，在金属化层35(图1E)中已制成图形的导体40和在配置于金刚石层22′上的第三金属中已制成图形的的导体40′的表面上。如图所示，导电通路34、34′，分别穿过复合介质层24、24′。如图所示，导电通路34、34′的一端，即，上端分别与金刚石层22、22′接触。借助这样的结构，该金刚石层22、22′分别从复合介质层24、24′，沿横向把热量传递到以导电通路34′a、34a方式提供的散热装置中去。因而，热量通过导体18a耦合到衬底10上。应当注意，金刚石22′未提供横向热传导，导体40′a不靠近一个通路，则其上产生的热必须可以垂直通过介质层到该衬底。这样的路径对导体40′a中产生的热量可以不提供适当的散热。最后，应该注意的是，导电通路34′a、34a的宽度也可以比用于电层间连接的通路上的宽度宽。该导电通路34′a、34a，在这里用作散热装置，或把热量传递给衬底10。在结构上还可淀积钝化层41。
现在参照图2A，一半导体衬底，这里为硅，以100示出，且具有由较低的二氧化硅介质层104制作的复合介质层102，这里如同有关图1A到1G上述的介质层20而且上层，即较薄的金刚石层或蓝宝石层，或者薄膜106，这里如同有关图1A到1G上述的金刚石层22，如图所示，配置在二氧化硅介质层102的上表面上边。穿过金刚石层106的部分形成窗口108图形和在底下介质层104部分中的通路上形成槽110。在已制成图形的描述的第一金属化层112中构图槽110。更详细地说，将第一金属化层112淀积在该结构的上表面，第一金属化层112的部分穿过通过金刚石层106形成的窗口108并到在介质层104中形成的槽110中。应注意的是，第一金属化层112的上部114在金刚石层106的上表面上延伸，如图所示。用化学机械抛光法除去该第一金属化层112的上部114，使得第一金属化层112的上表面与金刚石层106上表面为同层次，如图2B所示。这样把第一金属化层112构图成为介质分离的导体120，如图2B所示。应注意的是，在制作第一金属化层112图形中，该金刚石层106用作硬掩模，这里用作抛光中止层。
可以重复进行上述的工艺过程，形成如所要求那样多的金属层次。示范性的最终结构示于图2C中。这又是，如图所示，范性结构为多层集成电路金属化系统，该系统具有三层复合介质层102、102′、102″，而各自分别包括金刚石层106、106′、106″和介质层104、104′、104″。金刚石层106、106′、106″，已被配置在一个已制成图形的金属化层的边缘表面122上。正如所示的结构和有关图1G所述的一样，用第一光刻/化学刻蚀步骤，通过复合介质层102、102′、102″，首先形成通路孔123。但是，这里，用第二光刻/化学刻蚀步骤，在与较窄的通路孔123上并与之对准的复合介质层102′、102″的上部中，形成较宽的槽125，如图所示。配置于通路孔123和槽125中是导电层127，这里为铝。应注意的是，进入通路孔123的铝层127部分122的一端与金刚石层106、106′接触。借助这样的结构，金刚石层106、106′把热量，从配置于其上的金属化层127沿横向传导到由导电通路104提供的散热装置。在结构上边还可以淀积钝化层141。
尽管本发明已具体地示出了和描述了有关各实施例，本领域的技术人员要认识到，对本发明作出的修改和改变将不会脱离其范围。因此确定本发明的范围与权利要求书以及其全部的等效范围有关。
权利要求
1.一种多层集成电路金属化系统，包括在不同的层次上配置的金属引线；一复合介质层具有一第一介质层和一第二介质层，该第一介质层具有的热导率至少比该第二介质层的热导率大两个数量级；以及其中该不同的金属层次由该复合介质层隔离。
2.一种集成电路金属化系统，包括一半导体衬底；一配置在该衬底上的多层已制成图形的金属化层；一配置在一对金属化层之间的复合介质层，这样的复合介质层具有一第一介质层和一第二介质层，该第一介质层具有的热导率至少比该第二介质层的热导率大两个数量级；以及其中一层已制成图形的金属化层配置在该第一介质层上。
3.根据权利要求2所述的金属化系统，包括穿过复合层并与该第一介质层接触的一导电通路。
4.根据权利要求3所述的金属化系统，包括另一个导电通路，电互连接多个金属化层中的一对；以及其中该第一层是与该另一个导电通路热接触。
全文摘要
一种有复合介质层的多层集成电路金属化系统,包括金刚石或蓝宝石层。在半导体衬底上配置多层构图的金属化层。复合介质层配置在一对金属化层间。复合介质层包括金刚石或蓝宝石层。金刚石或蓝宝石层配置在构图的金属化层之一表面上。导电通路穿过复合层,且其一端与金刚石或蓝宝石层接触。构图的金刚石或蓝宝石层,在第二金属化层淀积中构成掩模。下一层金属化层的引线将直接淀积到在金属刻蚀工艺中将用作刻蚀中止的金刚石或蓝宝石层上边。
文档编号H05K1/02GK1218989SQ9811918
公开日1999年6月9日 申请日期1998年9月15日 优先权日1997年9月26日
发明者彼得·韦甘德, 德克·托本 申请人:西门子公司