用于从晶体硅主体移除晶体原生颗粒的方法
【技术领域】
[0001]本发明属于半导体领域，尤其涉及一种用于从晶体硅主体移除晶体原生颗粒的方法
【背景技术】
[0002]半导体器件，尤其是场效应控制开关器件(比如，结场效应晶体管(JFET)、金属氧化物半导体场效应晶体管(MOSFET)和绝缘栅双极型晶体管(IGBT))，其通常被用于包括但不限于接通电源供应器和电源转换器、电动汽车、空调机的各种应用。此半导体器件通常以晶片级被制造。通常随着晶片尺寸的增加，每个芯片的制造成本降低。较大的硅晶片(即，具有至少12”直径的硅晶片)现在仅可用作磁丘克拉斯基法(Czochralski)生长硅晶片。具有8”直径的硅晶片也可用作浮区法(float zone)生长硅晶片，但相对昂贵，并且可能具有因辉纹产生的相对大的电阻变化。
[0003]在使用丘克拉斯基(CZ)法的单晶生长期间，晶体缺陷(比如，晶体原生颗粒(COP)或错位环)被形成。凝聚的空位(vacancy)有关的缺陷通常被称为D缺陷或COP。此缺陷可促进晶片中生成中心的形成，导致增强的泄漏电流和后续形成的栅极介电层的削弱。
[0004]因此，有必要从晶体硅主体中移除晶体原生颗粒。
【发明内容】
[0005]实施例涉及一种用于从晶体硅主体中移除晶体原生颗粒的方法，该晶体硅主体具有相对的第一表面和第二表面。该方法包括增加该第一表面和该第二表面中的至少一个的表面区域。该方法进一步包括在至少1000°c的温度下和持续至少20分钟的时长氧化所增加的表面区域。
[0006]通过阅读下面的【具体实施方式】和参看附图，本领域的技术人员将能认识到其他的特征和优点。
【附图说明】
[0007]附图被包括以提供对本公开的进一步理解，并且附图被包括在本说明书中并构成本说明书的一部分。【附图说明】了本公开的实施例，并且和【具体实施方式】一起用于解释本公开的原理。通过参考下面的【具体实施方式】，能更好地理解并将容易领会其他的实施例和预期优点。
[0008]图1用于说明一种用于从晶体硅主体移除晶体原生颗粒的方法的示意性流程图；
[0009]图2A和图2B是示出一种通过在晶体硅主体的表面处形成多晶硅层用于由增加晶体硅主体的表面区域的方法的示意性剖视图；
[0010]图3是示出一种通过在晶体硅主体的表面处形成多孔层用于增加晶体硅主体的表面区域的方法的示意性剖视图；
[0011]图4是示出一种通过以激光辐照照射晶体硅主体的表面用于增加晶体硅主体的表面区域的方法的示意性剖视图；
[0012]图5是示出一种通过加工过程用于增加晶体硅主体的表面区域的方法的示意性剖视图；
[0013]图6是示出一种通过掩模蚀刻过程用于增加晶体硅主体的表面区域的方法的示意性剖视图；
[0014]图7A至图7D是示出通过形成沟槽用于增加晶体硅主体的表面区域的方法的示意性剖视图；
[0015]图8A至图8D是包括不同形状沟槽的晶体硅主体的示意性平面图；
[0016]图9A至图9B是以掺杂材料填充沟槽且掺杂剂扩散进入晶体硅主体之中之后的晶体硅主图的示意性剖视图；
[0017]图1OA至图1OH示出了在处理如图1中所示的晶体硅主体之后的前段制程(FEOL)处理和后段制程(BEOL)处理。
【具体实施方式】
[0018]下面的【具体实施方式】参考了附图，附图构成【具体实施方式】的一部分，并且在其中以举例说明的方式示出了本公开可被实施的特定实施例。应当可以理解的是，不脱离本发明的范围，可以利用其它的实施例并且可以做出结构上或者逻辑上的改变。例如，用于说明或描述一个实施例的特征能够用在其它的实施例上，或者与其它实施例结合而产出又一个实施例。本发明旨在包括这些修改和变化。示例使用特定的语言进行描述，不应当被解释为对所附权利要求范围的限制。附图不一定是按比例的，并且仅以说明为目的。为清楚起见，在不同的附图中相同的元件用对应的附图标记标明，除非另有说明。
[0019]术语“具有(having)”、“包括(containing、including、comprising) ”等是开放式术语，并且该术语表明所陈述的结构、元件或特征的存在，但并不排除其它的元件或特征。冠词“一(a或an)”和“该(the) ”旨在包括复数形式以及单数形式，除非上下文另有明确说明。
[0020]术语“电连接(electrically connected) ”描述电连接的元件之间的永久低电阻连接，例如连接元件之间的直接接触或者经由金属和/或高掺杂半导体的低电阻连接。术语“电親接(electrically coupled) ”包括适合于信号传输的一个或者多个介入元件可存在于电耦接的元件之间，例如在第一状态时临时提供低电阻连接以及在第二状态时提供高电阻电去耦的元件。
[0021]附图通过紧接掺杂类型“η”或“p”之后的或“ + ”表示相对掺杂浓度。例如，“η_”表示掺杂浓度低于“η”掺杂区的掺杂浓度，同时“η+”掺杂区的掺杂浓度高于“η”掺杂区的掺杂浓度。具有相同的相对掺杂浓度的掺杂区不一定具有相同的绝对掺杂浓度。例如，两个不同的“η”掺杂区可具有相同或者不同的绝对掺杂浓度。
[0022]如在本说明书中使用的术语“水平(horizontal) ”旨在描述基本上平行于半导体衬底或者半导体主体的第一表面或主表面的方向。这可以例如是晶片或裸片的表面。
[0023]如在本说明书中使用的术语“垂直(vertical) ”旨在描述被布置为基本上垂直于该第一表面(即，与半导体衬底或半导体主体的第一表面的法线方向平行)的方向。
[0024]在本说明书中，半导体衬底或半导体主体的第二表面被认为是由下表面或反面形成，同时该第一表面被认为是由该半导体衬底的上表面、前表面或主表面形成。因此，如本说明书中所使用的术语“上(over)”和“下(below)”描述在考虑该方向时结构特征对另一个结构特征的相对位置。
[0025]如本说明书中所用的术语“晶体原生颗粒(crystal originated particle，COP) ”旨在描述半导体材料中的空隙，其通常由于晶体生长期间的空位凝聚被形成，并且可包括外部氧化硅外壳。半导体衬底中形成滑移线(slip line)的风险通常随着COP的浓度和大小而增加。此外，被点缀有扩散的重金属(例如，Fe、Cu、Ni)的COP可充当增强设备泄漏电流的生长中心。COP的直径通常在约10nm以下，更典型地在SOnm以下。
[0026]在本说明书中，η掺杂被称为第一导电类型，同时P掺杂被称为第二导电类型。可替换地，半导体器件能够以相反的掺杂关系被形成，从而第一导电类型可以是P掺杂，并且第二导电类型可以是η掺杂。此外，一些附图通过紧接在该掺杂类型之后的或“+”表示相对掺杂浓度。例如，“η—”表示掺杂浓度低于“η”掺杂区的掺杂浓度，同时“η+”掺杂区的掺杂浓度高于“η”掺杂区的掺杂浓度。然而，表明相对掺杂浓度并不意味着具有相同的相对掺杂浓度的掺杂区必须具有相同的绝对掺杂浓度，除非另有说明。例如，两个不同的“η”掺杂区可具有相同或者不同的绝对掺杂浓度。这同样适用于例如η+掺杂区和P+掺杂区。
[0027]本说明书中所描述的特定的实施例属于，但并不限于，半导体器件，特别是场效应半导体晶体管以其制造方法。在本说明书之中术语“半导体器件(semiconductor device)”和“半导体部件(semiconductor component) ”被同义使用。半导体器件通常包括场效应结构。场效应结构可以是具有pn结的MOSFET结构或IGBT结构，该pn结形成在第一导电类型的漂移区和第二导电类型的体区之间的体二极管。半导体器件通常是具有两个负载金属化(例如，对于MOSFET的源极金属化和漏极金属化)的垂直半导体器件，该两个负载金属化被相对彼此布置并且与对应的接触区低电阻接触。该场效应结构还可通过JFET结构被形成。
[0028]举例说明，半导体器件是具有有源区的功率半导体器件，该有源区例如具有多个IGBT单元或MOSFET单元用于携带和/或控制该两个负载金属化之间的负载电流。此外，功率半导体器件通常具有外围区，该外围区具有至少一个边沿终端(edge-terminat1n)结构，当从上观察时该至少一个边沿终端结构至少部分地包围该有源区。
[0029]如本说明书中所使用的术语“半导体器件”旨在描述在单个芯片上具有高电压开关和/或高电流开关能力的半导体器件。换言之，功率半导体器件旨在用于通常从10安培至数千安培范围中的高电流。在本说明书中术语“功率半导体器件(power semiconductordevice) ” 和“功率半导体部件(power semiconductor component) ” 被同义使用。
[0030]如本说明所用的术语“场效应(field-effect) ”旨在描述第一导电类型的导电“沟道(channel) ”的电场介导形成和/或对第一导电类型的两个区域之间的沟道的导电性和/或形状的控制。导电沟道可被形成和/或被控制在第二导电类型的半导体区(通常是第二导电类型的体区)中，该半导体区被布置在第一导电类型的两个区之间。由于场效应，穿过该沟道区的单极电流路径在MOSFET结构和IGBT结构中分别地