Tmbs器件及其制造方法
【技术领域】
[0001]本发明涉及半导体集成电路制造领域，特别是涉及一种沟槽型MOS势皇肖特基二极管(Trench MOS Barrier Controlled Schocttky Rectifier，TMBS)器件；本发明还涉及一种TMBS器件的制造方法。
【背景技术】
[0002]TMBS器件相对于平面结构的肖特基二极管增加了沟槽栅MOSFET结构，沟槽栅MOSFET的沟槽之间的表面才形成肖特基接触，沟槽栅MOSFET用于在肖特基二极管的反向偏置时对沟槽之间的N型外延层进行横向耗尽，从而能够提高反向击穿电压，这样也能够采用更高掺杂浓度或更薄的N型外延层，从而能降低器件的正向导通电阻以及正向导通电压(VF)0
[0003]正向导通电压的降低有助于提高器件的性能，如何在现有器件的基础上进一步的降低器件的正向导通电压为本申请的研究课题。
【发明内容】
[0004]本发明所要解决的技术问题是提供一种TMBS器件，能降低器件的正向导通电压、提高器件的性能。为此，本发明还提供一种TMBS器件的制造方法。
[0005]为解决上述技术问题，本发明提供的TMBS器件包括:
[0006]N型半导体衬底，在所述N型半导体衬底上形成有N型外延层。
[0007]在所述N型外延层中形成有多个沟槽，在各所述沟槽中的内部表面形成有栅介质层，在形成有所述栅介质层的各所述沟槽中填充有多晶硅栅。
[0008]在各所述沟槽外的所述N型外延层表面形成有可控晶格缺陷，所述可控晶格缺陷的密度和深度能够调整。
[0009]在所述可控晶格缺陷表面形成有肖特基金属接触，通过调整所述可控晶格缺陷的密度和深度来降低TMBS器件的正向导通电压。
[0010]正面金属层覆盖在所述肖特基金属接触和所述多晶硅栅表面，所述正面金属层引出正极。
[0011]在所述N型半导体衬底的背面形成有背面金属层，所述背面金属层引出负极。
[0012]进一步的改进是，所述N型半导体衬底为N型硅衬底，所述N型外延层为N型硅外延层。
[0013]进一步的改进是，所述可控晶格缺陷通过硅离子注入形成，通过调节所述硅离子注入的剂量调节所述可控晶格缺陷的密度，通过调节所述硅离子注入的能量调节所述可控晶格缺陷的深度。
[0014]进一步的改进是，所述娃离子注入的剂量为lel3cm—2?lel6cm—2。
[0015]进一步的改进是，所述娃离子注入的剂量为1kev?200kev。
[0016]进一步的改进是，所述N型外延层的厚度为2微米?10微米，电阻率为0.1欧姆.厘米?2欧姆.厘米。
[0017]进一步的改进是，所述沟槽的深度为0.5微米?5微米。
[0018]进一步的改进是，所述栅介质层为栅氧化层。
[0019]进一步的改进是，所述栅介质层为栅氧化层，所述栅介质层的厚度为500埃米?10000埃米。
[0020]进一步的改进是，所述肖特基金属接触为由底层的钛和顶层的氮化钛组成的复合膜和表面具有所述可控晶格缺陷的所述N型外延层进行快速热退火形成的接触。
[0021]进一步的改进是，所述复合膜的底层钛的厚度为100埃米?300埃米，所述复合膜的顶层氮化钛的厚度为1200埃米?8000埃米。
[0022]进一步的改进是，所述快速热退火的温度为650°C?750°C。
[0023]为解决上述技术问题，本发明提供的TMBS器件的制造方法包括如下步骤:
[0024]步骤一、提供表面形成有N型外延层的N型半导体衬底。
[0025]步骤二、在所述N型外延层中形成多个沟槽。
[0026]步骤三、在各所述沟槽中的内部表面形成栅介质层，在形成有所述栅介质层的各所述沟槽中填充多晶硅栅。
[0027]步骤四、在各所述沟槽外的所述N型外延层表面形成可控晶格缺陷，所述可控晶格缺陷的密度和深度能够调整。
[0028]步骤五、在所述可控晶格缺陷表面形成肖特基金属接触，通过调整所述可控晶格缺陷的密度和深度来降低TMBS器件的正向导通电压。
[0029]步骤六、形成正面金属层，所述正面金属层覆盖在所述肖特基金属接触和所述多晶硅栅表面，所述正面金属层引出正极。
[0030]步骤七、对所述N型半导体衬底进行背面减薄并在减薄后的所述N型半导体衬底的背面形成背面金属层，所述背面金属层引出负极。
[0031]进一步的改进是，步骤一中所述N型半导体衬底为N型硅衬底，所述N型外延层为N型硅外延层。
[0032]进一步的改进是，步骤二中形成所述沟槽包括如下分步骤:
[0033]步骤21、在所述N型外延层表面形成硬质掩模层。
[0034]步骤22、在所述硬质掩模层表面涂布光刻胶并采用光刻工艺定义出所述沟槽的形成区域。
[0035]步骤23、以所述光刻胶为掩模对所述硬质掩模层进行刻蚀，该刻蚀工艺将所述沟槽形成区域的所述硬质掩模层去除、所述沟槽形成区域外的所述硬质掩模层保留。
[0036]步骤24、去除所述光刻胶，以所述硬质掩模层为掩模对所述N型外延层进行刻蚀形成各所述沟槽。
[0037]进一步的改进是，所述可控晶格缺陷通过硅离子注入形成，通过调节所述硅离子注入的剂量调节所述可控晶格缺陷的密度，通过调节所述硅离子注入的能量调节所述可控晶格缺陷的深度。
[0038]进一步的改进是，所述娃离子注入的剂量为lel3cm—2?lel6cm—2。
[0039]进一步的改进是，所述娃离子注入的剂量为1kev?200kev。
[0040]进一步的改进是，在形成所述可控晶格缺陷之前还包括如下步骤:
[0041]步骤41、采用热氧化工艺在各所述沟槽外的所述N型外延层表面形成牺牲氧化层。
[0042]步骤42、去除所述牺牲氧化层以去除各所述沟槽外的所述N型外延层表面中的不可控晶格损伤。
[0043]进一步的改进是，所述N型外延层的厚度为2微米?10微米，电阻率为0.1欧姆.厘米?2欧姆.厘米。
[0044]进一步的改进是，所述沟槽的深度为0.5微米?5微米。
[0045]进一步的改进是，所述栅介质层为栅氧化层。
[0046]进一步的改进是，所述栅介质层为栅氧化层，所述栅介质层的厚度为500埃米?10000埃米。
[0047 ]进一步的改进是，步骤五中形成所述肖特基金属接触的步骤为:
[0048]依次在所述可控晶格缺陷表面形成底层的钛和顶层的氮化钛，底层的钛和顶层的氮化钛组成复合膜。
[0049]进行快速热退火工艺使所述复合膜和表面具有所述可控晶格缺陷的所述N型外延层相接触形成所述肖特基金属接触。
[0050]进一步的改进是，所述复合膜的底层钛的厚度为100埃米?300埃米，所述复合膜的顶层氮化钛的厚度为1200埃米?8000埃米。
[0051 ]进一步的改进是，所述快速热退火的温度为650°C?750°C。
[0052]进一步的改进是，步骤六中采用光刻刻蚀对所述正面金属层进行图形化形成所述正极。
[0053]进一步的改进是，所述正面金属层的图形化之后进行氢气退火工艺来做合金化。
[0054]进一步的改进是，所述合金化的氢气退火温度为400摄氏度?450摄氏度，时间为15分钟?90分钟。
[0055]本发明通过在沟槽之间的N型外延层表面引