双速率TIA的输出端连接，双速率放大器Ul的输出端与可调速率放大器U2的输入端连接;可调速率放大器U2的输出端与高速信号放大器U3的输入端连接;高速信号放大器U3的输出端与双速率PMA层接口连接;Rate_Select的输出端与逻辑选择模块的输入端连接，逻辑选择模块的输出端分别与双速率放大器U1、可调速率放大器U2的输入端连接；
[0025]所述逻辑选择模块用于:对数据链路层的Rate_SeleCt进行译码，得到用于控制双速率放大器Ul的高速率选择偏置电压、低速率选择偏置电压，以及用于控制可调速率放大器U2的速率控制偏置电压；
[0026]所述双速率放大器Ul用于:对第一速率电压信号、第二速率电压信号进行信号放大，得到第一速率放大信号、第二速率放大信号；
[0027]所述可调速率放大器U2用于:对所述第一速率放大信号、第二速率放大信号进行对应速率的限幅放大，得到第一速率限幅放大信号、第二速率限幅放大信号；
[0028]所述高速信号放大器U3用于:对所述第一速率限幅放大信号、第二速率限幅放大信号进行驱动放大，合并形成单一输出信号后输出到双速率PMA层接口。
[0029]在上述技术方案的基础上，所述逻辑选择模块的输出端包括用于输出高速率选择偏置电压的VbiasH端、用于输出低速率选择偏置电压的VbiasL端和用于输出速率控制偏置电压的Vbiasl端;所述双速率放大器Ul包括第一电阻Rl、第二电阻R2、第一NPN管Ql、第二NPN管Q2、第三NPN管Q3、第四NPN管Q4、第一 NMOS管Ml和第二 NMOS管M2 ；
[0030]逻辑选择模块的VbiasL端与第一匪OS管Ml的栅极相连，第一匪OS管Ml的源极接地，第一 NMOS管Ml的漏极分别与第一 NPN管Ql的发射极、第二 NPN管Q2的发射极相连；
[0031]逻辑选择模块的VbiasH端与第二匪OS管M2的栅极相连，第二匪OS管M2的源极接地，第二 NMOS管M2的漏极分别与第三NPN管Q3的发射极、第四NPN管Q4的发射极相连；
[0032]双速率TIA的输出端分别与第一 NPN管Ql的基极、第二 NPN管Q2的基极、第三NPN管Q3的基极、第四NPN管Q4的基极相连;第一 NPN管Ql的集电极、第三NPN管Q3的集电极均通过第一电阻Rl与电源连接;第二 NPN管Q2的集电极、第四NPN管Q4的集电极均通过第二电阻R2与电源连接；
[0033]第一NPN管Ql的集电极、第三NPN管Q3的集电极共同输出的信号即为第二速率放大信号，第二 NPN管Q2的集电极、第四NPN管Q4的集电极共同输出的信号即为第一速率放大信号。
[0034]在上述技术方案的基础上，所述可调速率放大器U2包括第三电阻R3、第四电阻R4、第五NPN管Q5、第六NPN管Q6和第三NMOS管M3 ；
[0035]逻辑选择模块的Vbiasl端与第三匪OS管M3的栅极相连，第三匪OS管M3的源极接地，第三NMOS管M3的漏极分别与第五NPN管Q5的发射极、第六NPN管Q6的发射极相连；
[0036]双速率放大器Ul的第二速率放大信号输入到第五NPN管Q5的基极，第五NPN管Q5的集电极通过第三电阻R3与电源连接，第五NPN管Q5的集电极输出的信号即为第二速率限幅放大信号；
[0037]双速率放大器Ul的第一速率放大信号输入到第六NPN管Q6的基极，第六NPN管Q6的集电极通过第四电阻R4与电源连接，第六NPN管Q6的集电极输出的信号即为第一速率限幅放大信号。
[0038]在上述技术方案的基础上，所述高速信号放大器U3包括第七NPN管Q7、第八NPN管Q8、第四NMOS管M4和第五NMOS管M5 ；
[0039]第四匪OS管M4的栅极、第五匪OS管M5的栅极均输入普通偏置信号Vbias2;第四NMOS管M4的源极、第五NMOS管M5的源极均接地;第四NMOS管M4的漏极与第七NPN管Q7的发射极相连，第五匪OS管M5的漏极与第八NPN管Q8的发射极相连；第七NPN管Q7的发射极、第八NPN管Q8的发射极的输出信号合并形成单一输出信号后输出到双速率PMA层接口；
[0040]可调速率放大器U2的第二速率放大信号输入到第七NPN管Q7的基极，第七NPN管Q7的集电极与电源连接;可调速率放大器U2的第一速率放大信号输入到第八NPN管Q8的基极，第八NPN管Q8的集电极与电源连接。
[0041]本发明的有益效果在于:
[0042](I)本发明中，先将lOGbit/s速率的光信号、2.5Gbit/s速率光信号转化为相应的lOGbit/s速率电流信号、2.5Gbit/s速率电流信号;再将两路电流信号转化为相应速率的电压信号；最后通过同时对两路电压信号进行限幅放大，形成适应于TWDM-PON系统的双速率共存模式的输出信号，从而实现了一种能支持单波长双速率的PMD层。
[0043](2)本发明中，PMD模块包括双速率雪崩光电二极管、双速率跨阻放大器和双速率限幅放大器。其中，双速率限幅放大器能同时对lOGbit/s速率电压信号、2.5Gbit/s速率电压信号进行限幅放大，与现有技术中需叠加两套单速率限幅放大器来说，本发明的光器件数量少、功耗小、结构简单；除此之外，由于仅设置了一套双速率限幅放大器，使得PMD层与PMA层的高速接口信号明显减少，仅需设置一组高速的PMA层接口，有效地降低了双速率PMD层的实现成本和复杂度。
【附图说明】
[0044]图1为【背景技术】中现有的PMD模块的示意图；
[0045]图2为本发明实施例中实现单波长双速率PMD层的PMD模块的示意图；
[0046]图3为本发明实施例中双速率限幅放大器LA的结构示意图；
[0047]图4为本发明实施例中双速率限幅放大器LA的电路原理图。
【具体实施方式】
[0048]下面结合附图及具体实施例对本发明作进一步的详细描述。
[0049]本发明实施例提供一种实现单波长双速率PMD层的方法，应用于TWDM-PON系统中，目的是在实现一种支持单波长双速率的PMD层的基础上，有效减少PMD模块的器件数量，降低整体功耗，同时使PMD层与PMA层之间的通信接口更加简单，实现成本低、复杂度小。该方法包括以下步骤:
[0050]S1:从PMD层的光输入接口端接收lOGbit/s速率光信号、2.5Gbit/s速率光信号，其中，lOGbit/s速率为第一速率，2.5Gbit/s速率为第二速率;将第一速率光信号转化为第一速率电流信号，将第二速率光信号转化为第二速率电流信号，转到S2;
[0051 ]具体操作时，SI具体包括以下步骤:通过双速率雪崩光电二极管Aro从PMD层的光输入接口端接收第一速率光信号、第二速率光信号;将第一速率光信号转化为第一速率电流信号，将第二速率光信号转化为第二速率电流信号。
[0052]S2:将第一速率电流信号转化为第一速率电压信号，将第二速率电流信号转化为第二速率电压信号，转到S3;
[0053]其中，步骤S2中，通过双速率跨阻放大器TIA将第一速率电流信号转化为第一速率电压信号，将第二速率电流信号转化为第二速率电压信号。
[0054]S3:对第一速率电压信号、第二速率电压信号同时进行限幅放大，形成单一输出信号后输出到双速率PMA层接口；该单一输出信号在不同的时间窗口将呈现不同的速率变化，进而使得数据链路层解析出同一波长上不同速率ONU的数据不存在任何问题。并且，由于形成单一输出信号输出到PMA层接口，使得PMD层与PMA层的高速接口信号明显减少，仅需设置一组高速的PMA层接口，有效地降低了双速率PMD层的实现成本和复杂度。
[0055]实际操作时，