校正板及其时序校正方法
【技术领域】
[0001]本发明涉及一种自动测试设备，特别是一种可插拔地设置于自动测试设备中，用以校正自动测试设备中的测试信道的信号延迟的校正板及其时序校正方法。
【背景技术】
[0002]自动测试设备允许半导体装置制造商大量地测试于市场上贩卖的每一个组件的功能。一般而言，自动测试设备是输出驱动信号至一个受测组件，然后侦测由此受测组件回馈的信号，并将侦测出的值与期望的值作比较。
[0003]目前的半导体组件通常包含数百至数千个之间的接脚(Pin)，以接收及送出许多输入或输出信号。由于每一个接脚对应一待测试功能(Funct1n to be tested),因此自动测试设备可以通过多个功能板(Funct1n Board)来分别测试待测半导体组件的接脚所对应的多个待测试功能。
[0004]然而，每一个功能板到待测半导体组件的接脚的信号路径(即信道)长短不同，并且路径长短不同可能会造成待测半导体组件的接脚与对应的功能板之间信号传递上的延迟，因此自动测试设备会在测试待测半导体组件的待测试功能之前，先校正接脚与对应的功能板之间的信号延迟。
[0005]此外，接脚所对应的通道的选择是通过多个切换组件所构成的数组来执行，因此当通道越多，所需的切换组件就越多。因此需要一个有效又节省成本的校正板及其时序校正方法。
【发明内容】
[0006]有鉴于以上的需求，本发明提出一种校正板及其时序校正方法，以有效地校正或补偿接脚与对应的功能板之间信号传递上的发射延迟和接收延迟，以及降低设备所花费的成本。
[0007]根据本发明的一或多个实施例的一种校正板(Calibrat1n board),其可插拔地设置在一自动测试设备(Automatic test apparatus)中，用以校正自动测试设备中的多个测试信道(Test channel)的信号延迟。在其中一实施例中，校正板包含一第一共同节点、多个校正群组和一切换模块。每一校正群组中包含一第二共同节点(Common node)和与此第二共同节点电性连接的多个导电接垫(Conductive pad)。每一导电接垫选择性地电性连接这些测试通道的其中一个测试通道。切换模块连接第一共同节点和这些第二共同节点之间。当一第一延迟校正程序被执行时，切换模块切断第一共同节点与这些第二共同节点间的连结。当一第二延迟校正程序被执行时，切换模块致能第一共同节点与这些第二共同节点间的连结。
[0008]在校正板的其中一实施例中，切换模块为一开关数组，开关数组提供多个切换路径，每一切换路径选择性地将这些第二共同节点的其中一个第二共同节点电性连接于第一共同节点。
[0009]在校正板的其中一实施例中，切换模块为一继电器数组。
[0010]在校正板的其中一实施例中，更包含一延迟侦测模块。延迟侦测模块电性连接第一共同节点和这些测试通道。在第一延迟校正程序中，延迟侦测模块侦测同一个校正群组电性连接的测试信道间的信号延迟，使同一个校正群组电性连接的测试通道被同步。然后，在第二延迟校正程序中，延迟侦测模块侦测这些校正群组间的信号延迟，使这些校正群组被同步。
[0011]根据本发明的一或多个实施例的一种时序校正方法，此时序校正方法适用于一自动测试设备。自动测试设备包含多个测试通道和可插拔的一校正板。校正板包含多个校正群组、一第一共同节点和一切换模块。每一个校正群组中包含一第二共同节点和电性连接此第二共同节点的多个导电接垫。每一个导电接垫选择性地电性连接这些测试通道的其中一个测试通道。切换模块连接第一共同节点和这些第二共同节点之间。在一实施例中，时序校正方法包含下列步骤。首先，当一第一延迟校正程序被执行，并且由切换模块切断第一共同节点与这些第二共同节点间的连结时，侦测同一个校正群组的测试信道间的信号延迟，以同步同一个校正群组的测试通道。接着，当一第二延迟校正程序被执行，并且由切换模块致能第一共同节点与这些第二共同节点间的连结时，侦测这些校正群组间的信号延迟，以同步这些校正群组。
[0012]在时序校正方法的其中一实施例中，第一延迟校正程序包含以下步骤。首先，根据一合成信号，依序侦测并校正这些测试通道的接收延迟。此合成信号是根据部分的测试通道提供的一第一测试信号所产生。接着，根据一反射信号，依序侦测并校正这些测试通道的发射延迟。反射信号系根据待校正的一个测试通道所提供的一第二测试信号所产生。
[0013]在时序校正方法的其中一实施例中，根据合成信号，依序侦测并校正这些测试通道的接收延迟的步骤包含下列步骤。首先，逐一选择这些测试通道的其中一个测试通道作为一第一待测通道。然后，由这些测试信道的其它测试信道同时输出第一测试信号至第二共同节点，以产生合成信号。接着，由第二共同节点回传合成信号至对应第一待测通道的导电接垫。根据被回传的合成信号，计算对应第一待测通道的一第一校正值，并且根据第一校正值，校正第一待测通道的接收延迟。
[0014]在时序校正方法的其中一实施例中，根据反射信号，依序侦测并校正这些测试通道的发射延迟的步骤包含下列步骤。首先，逐一选择这些测试通道的其中一个测试通道作为一第二待测通道，并且由第二待测通道输出一第二测试信号至第二共同节点。接着，由这些测试信道的其它测试信道同时输出一第三测试信号至第二共同节点。第二测试信号不同于第三测试信号。然后，由第二共同节点根据第二测试信号和第三测试信号回传反射信号至对应第二待测通道的导电接垫。反射信号不同于第二测试信号。最后，根据被回传的反射信号，计算对应第二待测通道的一第二校正值，并且根据第二校正值，校正第二待测通道的发射延迟。
[0015]在时序校正方法的其中一实施例中，第二延迟校正程序包含下列步骤。首先，选择这些校正群组的其中一个校正群组作为一参考校正群组，并且由参考校正群组提供一参考信号至第一共同节点。接着，由这些校正群组的其它校正群组依序提供一测试信号至一共同节点。然后，根据测试信号和参考信号，计算提供测试信号的校正群组的一延迟校正值，并且根据延迟校正值，校正提供测试信号的校正群组的信号延迟。
[0016]上述一或多个实施例的校正板和时序校正方法，首先将待测电子装置的接脚及其对应的测试通道群组化。接着，当自动测试设备执行第一延迟校正程序时，切换模块会切断第一共同节点与所有第二共同节点间的连结，使得自动测试设备可逐一侦测并校正同一个校正群组的测试信道间的信号延迟。然后，当自动测试设备执行第二延迟校正程序时，切换模块会致能第一共同节点与所有第二共同节点间的连结，使得自动测试设备可侦测并校正这些校正群组间的信号延迟。如此一来，可以有效地校正或补偿测试信道在信号传递上的发射延迟和接收延迟，以及降低每一个测试信道至延迟侦测模块之间设置切换路径所花费的成本。
[0017]上述关于本
【发明内容】
的说明及以下的实施方式的说明是用以示范与解释本发明的精神与原理，并且提供本发明的专利申请范围更进一步的解释。
【附图说明】
[0018]图1为根据本发明一实施例的执行时间校正的自动测试设备的框架示意图。
[0019]图2为根据本发明一实施例的校正板的结构示意图。
[0020]图3为根据本发明一实施例的时序校正方法的流程图。
[0021]图4为根据本发明一实施例的第一延迟校正程序的流程图。
[0022]图5A、5B为根据本发明另一实施例的第一延迟校正程序的流程图。
[0023]图6为根据本发明一实施例的第二延迟校正程序的流程图。
[0024]符号说明:
[0025]10自动测试设备
[0026]100控制装置
[0027]200功能板
[0028]300校正板
[0029]310切换模块
[0030]400延迟侦测模块