一种负电压脉冲调制电路的制作方法
【技术领域】
[0001]本发明涉及一种脉冲调制电路，特别涉及一种负电压脉冲调制电路。
【背景技术】
[0002]由于有源相控阵雷达技术具有比传统火控雷达更多的优势，因而成为近年来不断发展的新技术。
[0003]在有源相控阵雷达系统中，是通过负电压脉冲调制电路为其中的有源发射电路和有源接收电路提供负电压，而目前的负电压脉冲调制电路调制频率范围比较窄，一般最大只有几千赫兹，同时其输出的电压也比较低，一般只有几伏，因而已无法满足现有或未来有源相控阵雷达系统的发展。
【发明内容】
[0004]本发明的目的在于克服目前负电压脉冲调制电路调制频率范围比较窄，一般最大只有几千赫兹，同时其输出的电压也比较低，一般只有几伏的问题提供一种适应宽范围频率调制且输出电压高的负电压脉冲调制电路。
[0005]为了实现上述发明目的，本发明提供了以下技术方案:
一种负电压脉冲调制电路，包括:依次连接的信号输入/输出接口、信号转换电路、脉冲发生模块、倒相模块、驱动模块、MOSFET模块；
所述信号输入/输出接口用于接收外部设备的输入信号，并将所述输入信号传输至与其连接的信号转换电路；同时，所述信号输入/输出接口还接收所述信号转换电路回传的信号，并将所述信号转换电路回传的信号输出至外部设备；所述信号转换电路连接在所述信号输入/输出接口和脉冲发生模块之间，所述信号转换电路用于将所述信号输入/输出接口输入的信号进行电平转换后传输至与其连接的脉冲发生模块；同时，所述信号转换电路还接收所述脉冲发生模块回传的信号，并将所述脉冲发生模块回传的信号进行电平转换后回传至所述信号输入/输出接口 ；所述脉冲发生模块连接在所述脉冲发生模块和倒相模块之间，所述脉冲发生模块用于根据所述信号转换电路输入的信号，生成幅度、脉冲宽度和重复频率符合外部设备的输入信号要求的正脉冲信号，并将所述正脉冲信号传输至所述倒相模块;所述倒相模块连接在所述脉冲发生模块和驱动模块之间，所述倒相模块用于接收所述脉冲发生模块输出的正脉冲信号，并根据所述正脉冲信号输出负压脉冲信号，并将所述负压脉冲信号传输至所述驱动模块;所述驱动模块连接在所述倒相模块和MOSFET模块之间，所述驱动模块用于接收所述倒相模块输出的负压脉冲信号，并将所述负压脉冲信号处理为第二脉冲信号，所述驱动模块将所述第二脉冲信号放大后传输至所述MOSFET模块，所述MOSFET模块在所述经过了信号放大后的第二脉冲信号的驱动下输出脉冲调制电压。
[0006]其中，通过正脉冲信号高低电平的变化控制分压器与外部负压电源的通断使分压器输出为负压脉冲信号或者输出为0，并进一步通过负压脉冲信号控制驱动模块和MOSFET产生输出可带重负载的负脉冲电压。从而实现了通过正压信号控制负压电源产生可带重负载的负脉冲电压。
[0007]优选的，所述信号转换电路包括:输入电平转换器和输出电平转换器，所述输入电平转换器和输出电平转换器的两端均分别连接所述信号输入输出接口和脉冲发生模块，所述输入电平转换器用于将所述输入/输出接口模块的输入信号进行电平转换后传输至所述脉冲发生模块，所述输出电平转换器用于接收脉冲发生模块回传的信号，并将其进行电平转换后传输至所述输入/输出接口。
[0008]优选的，所述脉冲发生模块包括:FPGA芯片，以及分别与所述FPGA芯片连接的并行输入接口、并行输出接口和触发脉冲开关;所述并行输入接口还与所述输入电平转换器连接，所述并行输出接口还与所述输出电平转换器连接;所述FPGA芯片通过所述并行输入接口接收由所述输入电平转换器传输的信号，并根由所述输入电平转换器传输的信号生成正脉冲信号，所述正脉冲信号通过所述触发脉冲开关传输至所述倒相模块；同时，所述FPGA芯片通过所述并行输出接口将所述正脉冲信号的状态信息回传至所述输出电平转换器。
[0009]优选的，所述倒相模块包括:依次连接的缓冲器、控制开关和分压器，所述缓冲器还与所述脉冲触发开关连接，所述缓冲器用于进接收并存储所述脉冲触发开关传输的正脉冲信号;所述控制开关用于接收所述缓冲器存储的所述正脉冲信号，所述控制开关根据所述正脉冲信号控制与其连接的分压器与外部负压电源的通断;所述分压器，在与外部负压电源连通时输出负压脉冲信号，反之输出为O。
[0010]优选的，所述驱动模块包括:依次连接的三态输入缓冲器、第二逻辑控制器、电平转换电路和放大电路，所述第二逻辑控制器还单独连接电平锁定单元的输出端，所述电平锁定单元的输入端连接外部电源，在外部电源为负压电源时，所述电平锁定单元输出端为高电平，反之输出端为低电平;所述三态输入缓冲器还连接所述倒相模块，用于接收并判断所述倒相模块输出信号为高电平还是低电平，高电平时连通所述第二逻辑控制器并将所述负压脉冲信号传输至所述第二逻辑控制器，低电平时断开所述第二逻辑控制器;所述第二逻辑控制器用于接收所述三态输入缓冲器的传输的负压脉冲信号，并将所述负压脉冲信号处理为高低电平信号，所述高低电平信号与所述电平锁定单元输出信号相与后传输至所述电平转换电路进行信号幅度调整并输出第二脉冲信号，所述电平转换电路将所述第二脉冲信号传输至所述放大电路进行信号驱动能力放大，所述放大电路将经过信号驱动能力放大后的第二脉冲信号传输至连接在其后的MOSFET模块，所述MOSFET模块在所述经过信号驱动能力放大后的第二脉冲信号的驱动下输出脉冲调制电压。
[0011]与现有技术相比，本发明的有益效果:
1、通过正脉冲高低电平的变化控制分压器与外部负压电源的通断使分压器输出为负压脉冲信号或者输出为O，并进一步通过负压脉冲信号控制驱动模块和MOSFET产生输出可带重负载的负脉冲电压。从而实现了通过正压信号控制负压电源产生负脉冲电压，进而能够分别给有源相控阵雷达的有源发射电路和有源接收电路提供负脉冲电压，并且调制电压的幅度、脉宽、频率和脉冲通电时间可以根据实际应用进行变化，因而具有适应宽范围频率调制且输出电压高、带负载能力强的优点；
2、具体通过采用FPGA芯片，可以采用数字化指令控制正脉冲信号的生成，用户可以根据使用的需要，方便的通过采用FPGA芯片调整有源相控阵雷达有源发射电路和有源接收电路的负电压调制脉冲通电时间和脉冲重复频率； 3、驱动电路中的放大电路通过对负压脉冲信号进行驱动能力增强，从而能提高了驱动MOSFET模块的开关时间。
[0012]【附图说明】:
图1为实施例中的负电压脉冲调制电路结构示意图；
图2为实施例中负电压脉冲调制电路中信号输入/输出接口、信号转换电路与脉冲发生模块的具体结构连接图；
图3为实施例中负电压脉冲调制电路中脉冲发生模块的具体结构图；
图4为实施例中负电压脉冲调制电路中倒相模块的具体结构图；
图5为实施例中负电压脉冲调制电路中驱动模块的具体结构图；
图中标记:1-信号输入/输出接口，2_信号转换电路，21-输入电平转换器，22-输出电平转换器，脉冲发生模块，31-FPGA芯片，311-内嵌CPU模块，312-第一逻辑控制器，313-脉冲信号发生芯片，32-并行输出接口，33-并行输入接口，34-程序存储器，35-触发脉冲开关，4-倒相模块，41-缓冲器，42-控制开关，43-负压器，5-驱动模块，51-电平锁定单元，52-三态输入缓冲器，53-第二逻辑控制器，54-电平转换电路，55-放大电路，6-M0SFET模块。
【具体实施方式】
[0013]下面结合试验例及【具体实施方式】对本发明作进一步的详细描述。但不应将此理解为本发明上述主题的范围仅限于以下的实施例，凡基于本
【发明内容】
所实现的技术均属于本发明的范围。
[0014]实施例
参看图1，本发明的负电压脉冲调制电路，包括:依次连接的信号输入/输出接口 1、信号转换电路2、脉冲发生模块3、倒相模块4、驱动模块5、M0SFET模块6 ；所述信号输入/输出接口 I用于接收外部设备的输入信号，并将所述输入信号传输至与其连接的信号转换电路2;同时，所述信号输入/输出接口 I还接收所述信号转换电路2回传的信号，并将所述信号转换电路2回传的信号输出至外部设备；
参看图2，所述信号转换电路2连接在所述信号输入/输出接口 I和脉冲发生模块之间3，所述信号转换电路2用于将所述信号输入/输出接口 I输入的信号进行电平转换后传输至与其连接的脉冲发生模块3;同时，所述信号转换电路2还接收所述脉冲发生模块3回传的信号，并将所述脉冲发生模块3回传的信号进行电平转换后回传至所述信号输入/输出接口 I;
具体的，所述信号转换电路2包括:输入电平转换器21和输出电平转换器22，所述输入电平转换器21和输出电平转换器22的两端均分别连接所述信号输入输出接口 I和脉冲发生模块3，所述输入电平转换器21用于将所述输入/输出接口模块I的输入信号进行电平转换后传输至所述脉冲发生模块3，所述输出电平转换器22用于接收脉冲发生模块3回传的信号，并将其进行电平转换后传输至所述输入/输出接口 I。
[0015]参看图3，所述脉冲发生模块3连接在所述脉冲发生模块3和倒相模块4之间，所述脉冲发生模块3用于根据所述信号转换电路2输入的信号，生成幅度、脉冲宽度和重复频率符合外部设备的输入信号要求的正脉冲信号，并将所述正脉冲信号传输至所述倒相模块4;
具体的，所述脉冲发生模块3包括:FPGA芯片31，以及分别与所述FPGA芯片31连接的并行输入接口 33、并行输出接口 32和触发脉冲开关35;所述并行输入接口 33还与所述输入电平转换器21连接，所述并行输出接口 33还与所述输出电平转换器22连接;所述FPGA芯片31通过所述并行输入接口 33接收由所述输入电平转换器21传输的信号，并根由所述输入电平转换器21传输的信号生成正脉冲信号，所述正脉冲信号通过所述触发脉冲开关35传输至所述倒相模块4;同时，所述FPGA芯片31通过所述并行输出接口32将所述正脉冲信号的状态信息回传至所述输出电平转换器22。
[0016]其中，所述FPGA芯片内部包括:内嵌CPU模块311，第一逻辑控制器312，脉冲信号发生芯片313，所述内嵌CPU模块311调用程序存储器34中的数据对输入信号指令进行解码以及通过第一逻辑控制器312控制脉冲信号发生器313产生正脉冲信