半导体器件的形成方法
【技术领域】
[0001]本发明涉及半导体制造领域，尤其涉及一种半导体器件的形成方法。
【背景技术】
[0002]快闪存储器(FlashMemory)又称为闪存，闪存的主要特点是在不加电的情况下能长期保持存储的信息，且具有集成度高、存取速度快、易于擦除和重写等优点，因此成为非挥发性存储器的主流存储器。闪存作为一种主要的非易挥发性存储器，已经广泛用于U盘驱动器、MP3播放器、数码相机、个人数字助理、移动电话和手提电脑等各种便携式电子产品。
[0003]通常，闪存的整个器件包括核心区和边缘区，所述核心区用于形成闪存的基本单元，所述边缘区域用于形成闪存的外围逻辑电路。闪存的制作前段工艺，包括:提供半导体衬底，所述半导体衬底具有核心区和边缘区，所述半导体衬底上由下到上形成有栅氧层、多晶硅层和第一掩膜层;形成贯穿所述第一掩膜层、多晶硅层、栅氧层和部分厚度的半导体衬底的沟槽，所述沟槽包括位于核心区的第一沟槽和位于边缘区的第二沟槽;形成填充满所述沟槽的绝缘层后，对所述绝缘层进行退火处理，然后形成覆盖所述第一掩膜层和所述绝缘层的第二掩膜层;去除位于核心区的第二掩膜层后，以位于所述边缘区的第二掩膜层为掩膜刻蚀去除位于所述核心区的第一掩膜层。
[0004]然而，现有技术中，在不增加工艺步骤的情况下，难以同时做到:(I)刻蚀去除位于所述核心区的第一掩膜层的过程中，避免将位于边缘区第二掩膜层消耗完继而避免对位于边缘区的第一掩膜层进行刻蚀;(2)释放绝缘层中的应力。
【发明内容】
[0005]本发明解决的问题是提供一种半导体器件的形成方法，在不增加工艺步骤的情况下，避免在刻蚀去除核心区的第一掩膜层的过程中将边缘区的第二掩膜层消耗完继而对边缘区的第一掩膜层进行刻蚀，同时使得绝缘层中应力得以释放。
[0006]为解决上述问题，本发明提供一种半导体器件的形成方法，包括:提供半导体衬底，所述半导体衬底具有核心区和边缘区，所述半导体衬底上由下到上形成有栅氧层、多晶硅层和第一掩膜层;在核心区的所述第一掩膜层、多晶硅层、栅氧层和半导体衬底内形成第一沟槽，在边缘区的所述第一掩膜层、多晶硅层、栅氧层和半导体衬底内形成第二沟槽;在所述第一沟槽和第二沟槽内填充满绝缘层;形成覆盖所述第一掩膜层和所述绝缘层的第二掩膜层后，进行退火处理;去除退火处理后的位于核心区的第二掩膜层后，以位于所述边缘区的第二掩膜层为掩膜刻蚀去除位于所述核心区的第一掩膜层。
[0007]可选的，所述退火处理的参数为:采用的气体为N2SAr,退火温度为900摄氏度?1200摄氏度，时间为5秒?120秒。
[0008]可选的，所述第二掩膜层的材料为氧化硅。
[0009]可选的，形成所述第二掩膜层的工艺为低压化学气相沉积工艺、亚常压化学气相沉积工艺或者等离子体化学气相沉积工艺。
[0010]可选的，所述第一掩膜层的材料为氮化硅。
[0011]可选的，刻蚀去除位于所述核心区的第一掩膜层的工艺为湿法刻蚀工艺。
[0012]可选的，所述湿法刻蚀工艺的参数为:采用的刻蚀溶液为磷酸溶液，磷酸的体积百分比浓度为60%?95%，刻蚀温度为100摄氏度?200摄氏度。
[0013]可选的，去除退火处理后的位于核心区的第二掩膜层的工艺为各向异性干法刻蚀工艺。
[0014]可选的，所述绝缘层的材料为氧化硅。
[0015]可选的，所述栅氧层的材料为氧化硅。
[0016]与现有技术相比，本发明的技术方案具有以下优点:
[0017]由于所述退火处理是在形成第二掩膜层后进行的，所述退火处理能够同时作用于第二掩膜层和绝缘层，即通过调整工艺步骤，将传统工艺中在形成绝缘层后和形成第二掩膜层之前进行的退火处理步骤设置为在形成绝缘层和第二掩膜层后进行，在不增加工艺步骤的情况下，对绝缘层和第二掩膜层均进行了退火处理。所述退火处理作用于第二掩膜层，减少了第二掩膜层中的空位型缺陷，从而使得第二掩膜层的致密性得到提高，使得在以位于所述边缘区的第二掩膜层为掩膜刻蚀去除位于所述核心区的第一掩膜层的过程中，第一掩膜层相对于第二掩膜层的刻蚀选择比得到提高，避免将位于边缘区的第二掩膜层消耗完而暴露出位于边缘区的第一掩膜层，继而避免对位于边缘区的第一掩膜层进行刻蚀而降低位于边缘区的第一掩膜层的高度，后续在核心区形成各个功能层后，使得核心区和边缘区的高度差较小，利于后续工艺平坦化核心区和边缘区；所述退火处理作用于绝缘层，使得绝缘层中应力得以释放。即本发明在不增加工艺步骤的情况下，避免了在刻蚀去除核心区的第一掩膜层的过程中将位于边缘区的第二掩膜层消耗完而暴露出位于边缘区的第一掩膜层，同时使得绝缘层中应力得以释放。
【附图说明】
[0018]图1至图4是现有技术中半导体器件形成过程的结构示意图；
[0019]图5至图12是本发明一实施例中半导体器件形成过程的结构示意图。
【具体实施方式】
[0020]图1至图4是现有技术中半导体器件形成过程的结构示意图。
[0021]参考图1，提供半导体衬底100，所述半导体衬底100具有核心区(I区域)和边缘区(Π区域)，所述半导体衬底100上由下到上形成有栅氧层110、多晶硅层120和第一掩膜层130。
[0022]所述第一掩膜层130的材料为氮化硅。
[0023]参考图2，在核心区的所述第一掩膜层130、多晶硅层120、栅氧层110和半导体衬底100内形成第一沟槽141，在边缘区的所述第一掩膜层130、多晶硅层120、栅氧层110和半导体衬底100内形成第二沟槽142。
[0024]参考图3，在所述第一沟槽141和第二沟槽142内填充满绝缘层150后，对所述绝缘层150进行退火处理，然后形成覆盖所述第一掩膜层130和所述绝缘层150的第二掩膜层160。
[0025]所述第二掩膜层160的材料为氧化硅。所述绝缘层150的材料为氧化硅。
[0026]参考图4，去除位于核心区的第二掩膜层160后，以位于所述边缘区的第二掩膜层160为掩膜刻蚀去除位于所述核心区的第一掩膜层130。
[0027]在去除核心区的第二掩膜层160的过程中，会将第一沟槽141中的绝缘层150的高度降低，使得第一沟槽141中的绝缘层150的表面低于核心区的多晶硅层120的表面且高于核心区的栅氧层110的表面。
[0028]研究发现，现有技术中，一方面，在形成第二掩膜层的过程中，受到工艺条件的影响，导致第二掩膜层中具有空位型缺陷，从而导致第二掩膜层的致密性较差，从而导致在以位于所述边缘区的第二掩膜层为掩膜刻蚀去除位于所述核心区的第一掩膜层的过程中，第一掩膜层相对于第二掩膜层的刻蚀选择比较低，容易将位于边缘区第二掩膜层消耗完继而对位于边缘区的第一掩膜层进行刻蚀，使得位于边缘区的第一掩膜层的高度降低。后续在核心区形成各个功能层，如形成位于核心区的多晶硅层上的ONO结构(氧化硅-氮化硅-氧化硅)、形成位于所述ONO结构上的控制栅、以及形成位于半导体衬底上的层间介质层，使得核心区和边缘区的高度差较大，不利于平坦化核心区和边缘区。另一方面，为了增加第一掩膜层相对于第二掩膜层的刻蚀选择比，可以通过在形成第二掩膜层后增加一道退火处理的步骤以使得第二掩膜层的致密性得到提高来实现，但是这会增加工艺步骤。即在现有技术中，在不增加工艺步骤的情况下，难以同时做到:(I)刻蚀去除位于所述核心区的第一掩膜层的过程中，避免将位于边缘区第二掩膜层消耗完继而避免对位于边缘区的第一掩膜层进行刻蚀;(2)释放绝缘层中的应力。
[0029]在此基础上，本发明提供一种半导体器件的形成方法，形成覆盖所述第一掩膜层和所述绝缘层的第二掩膜层后，进行退火处理;去除退火处理后的位于核心区的第二掩膜层后，以位于所述边缘区的第二掩膜层为掩膜刻蚀去除位于所述核心区的第一掩膜层。本发明通过调整工艺步骤，在不增加工艺步骤的情况下，对绝缘层和第二掩膜层同时均进行了退火处理，避免了在刻蚀去除核心区的第一掩膜层的过程中将位于边缘区的第二掩膜层消耗完而暴露出位于边缘区的第一掩膜层，同时使得绝缘层中应力得以释放。
[0030]为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
[0031]图5至图12是本发明一实施例中半导体器件形成过程的结构示意图。
[0032]参考图5，提供半导体衬底200，所述半导体衬底200具有核心区(I区域)和边缘区(Π区域)，所述半导体衬底200上由下到上形成有栅氧层210、多晶硅层220和第一掩膜层230。
[0033]所述半导体衬底200为后续形成半导体器件提供工艺平台。
[0034]所述半导体衬底200可以是单晶硅，多晶硅或非晶硅;所述半导体衬底200也可以是硅、锗、锗化硅、砷化镓等半导体材料;本实施例中，所述半导体衬底200的材料为硅。
[0035]所述半导体衬底200具有核心区(I区域)和边缘区(Π区域)，所述核心区用于形成存储器的基本单元，所述边缘区用于形成存储器的外围逻辑电路。所述边缘区围绕核心区，位于核心区的外围。
[0036]所述栅氧层210的材料为氧化硅。形成所述栅氧层210的工艺为沉积工艺，如等离子体化学气相沉积工艺，低压化学气相沉积工艺或原子层沉积工艺。
[0037]多晶硅层220在后续的工艺中会被图形化而形成浮栅。形成多晶硅层220的工艺为沉积工艺，如等离子体化学气相沉积工艺或低压