在三栅极（finfet）工艺上集成多个栅极电介质晶体管的方法
【专利说明】在Ξ栅极(FINFET)工艺上集成多个栅极电介质晶体管的方法
[000。 本申请为分案申请，其原申请是2014年8月27日进入中国国家阶段、国际申请日为 2011年12月28日的国际专利申请PCT/US2011/067681，该原申请的中国国家申请号是 201180076461.1，发明名称为"在Ξ栅极(FINFET)工艺上集成多个栅极电介质晶体管的方 法'。
技术领域
[0002] 本发明总体设及半导体器件、半导体逻辑器件、和晶体管的制造。具体而言，本发 明的实施例设及用于在同一忍片上制造具有不同栅极结构的多个基于罐状物的器件的工 乙。
【背景技术】
[0003] 对于不断缩小的集成电路（1C)的期望对用于构造器件的技术和材料提出了极大 的要求。1C忍片的部件包括诸如CMOS(互补金属氧化物半导体)器件之类的固态逻辑器件 (晶体管）。最近开发的基于罐状物的晶体管使能对应较小器件占用空间的提高的性能。不 同的晶体管应用具有不同的结构和性能要求，例如，高速逻辑操作、低功率使用、高电压输 入输出（I/O)、W及超高电压。需要新工艺来使能单个忍片上的多种类型的新的基于罐状物 的晶体管的制造。
【附图说明】
[0004] 图1A-1D示出双栅极晶体管的实施例，其中每个晶体管具有不同的栅极堆叠体构 造。
[0005] 图2A-2B示出Ξ栅极晶体管的实施例，其中每个晶体管具有不同的栅极堆叠体构 造。
[0006] 图3A-3B示出四栅极晶体管的实施例，其中每个晶体管具有不同的栅极堆叠体构 造。
[0007] 图4A-4I示出用于形成具有包含不同栅极堆叠体构造的多个晶体管的单个1C的方 法。
[0008] 图5A-5I示出用于形成具有包含不同栅极堆叠体构造的多个晶体管的单个1C的附 加的方法。
[0009] 图6A-6G示出用于形成具有包含不同栅极堆叠体构造的多个晶体管的单个1C的附 加的方法。
[0010] 图7A-7E示出用于形成具有包含不同栅极堆叠体构造的多个晶体管的单个1C的附 加的方法。
[OOW 图8示出根据本发明的一个实施例的计算设备。
【具体实施方式】
[0012] 描述了包括两个或更多具有不同类型的栅极结构的基于罐状物的场效应晶体管 的集成电路（1C)结构，并且还描述了用于在单个忍片上形成不同类型的晶体管的方法。为 提供对本发明的深入理解，已经针对具体细节对本发明进行了描述。本领域内的技术人员 将领会到，可W在没有运些具体细节的情况下实践本发明。在其它实例中，为了不非必要地 使本发明难W理解，没有具体描述公知的半导体工艺和设备。另外，附图中所示的各种实施 例是说明性的表示，并且不必按比例绘制。
[0013] 本发明的实施例提供容纳具有不同类型的栅极结构的多个基于罐状物的晶体管 的集成电路，W及用于在单个电路上制造运些不同类型的器件的方法。形成具有多个晶体 管类型的1C可W解决不同的电路要求，例如，诸如高速逻辑操作、低功率使用、高电压输入 输出（I/O)、W及超高电压，其是对片上系统(S0C)集成电路的部件所期望的属性。片上系统 器件将诸如处理器核、模拟功能、W及混合的信号模块之类的多种电路功能集成到单个集 成电路忍片上。本发明的实施例提供具有包含不同类型的栅极结构的晶体管的1C，每个栅 极结构包括一个或两个高k材料栅极电介质层、氧化物（Si〇2)层、一个或两个功函数金属 层、填充金属、W及它们的组合。具有不同栅极结构的晶体管能够提供跨越大范围的操作速 度、泄漏特性、W及高电压容差的性能特性。还公开了形成包括具有不同栅极结构的晶体管 的电路的方法。
[0014] 图1A-1D示出位于集成电路中的基于罐状物的晶体管的实施例。每个集成电路具 有至少两种不同的晶体管类型，至少通过栅极电介质的厚度或成分、和/或栅极电极中所采 用的功函数金属的成分来区分不同的晶体管类型。晶体管可W具有其它区分特征。通常，具 有多个不同晶体管类型的集成电路将具有W各种格式(例如，阵列)布置的每种类型的晶体 管的大量实例。为简单起见，在图1A-1D中，每种类型的晶体管中的一个实例被示出为隔离 的晶体管，尽管所示出的晶体管通常出现在它们所处的集成电路忍片中的不同位置和布置 中。
[0015]图1A示出形成于同一个1C上的两个晶体管1(Π 和102的；维透视图。图1B示出如图 1Α中所示的晶体管101和102的沿着线Α-Α'截取的穿过沟道区116W及栅极结构111Α和111Β 的截面视图。在实施例中，罐状物112从半导体衬底110延伸出来，并且蔓延衬底110的整个 长度。在实施例中，每个晶体管包括由隔离区114分开的一个或多个罐状物112。在实施例 中，每个晶体管包括限定了沟道区116的栅极结构111，栅极结构111环绕每个罐状物112的 一部分的侧面和顶表面。在实施例中，晶体管101包括栅极结构111Α，并且晶体管102包括栅 极结构111Β，如图1Α所示。每个罐状物112具有设置于沟道区116的相对侧上的一对源极/漏 极区118,如由图1Α所示出的实施例中所示。对于PM0S器件而言，源极/漏极区是Ρ型渗杂的， 并且沟道区是η型渗杂的。对于NM0S器件而言，源极/漏极区是η型渗杂的，并且沟道区是Ρ型 渗杂的。隔离区114上方的罐状物112的高度在20到100Α的范围内，并且罐状物112的宽度 在5到20Α的范围内。
[0016]每个晶体管栅极结构111A和111Β包括栅极电介质113和栅极电极115，如图1A中所 示。每个栅极电介质113可W包括一个或多个电介质层，例如，二氧化娃层或高k电介质层。 栅极电介质113使沟道区116与栅极电极115绝缘，W减小泄漏并且设置器件阔值电压。每个 栅极电极115包括一个或多个功函数金属层，并且还可W包括导电性填充金属140。功函数 金属层管理电介质材料与填充金属之间的势垒高度，使金属-半导体交界面处的电阻最小 化，并且设置器件的功函数。填充金属承载控制晶体管状态的大部分电荷，并且通常是比起 (多个)功函数金属的低电阻电阻材料。
[0017] 图1A-D中所示的集成电路具有至少两个不同类型的晶体管101和102,通过晶体管 栅极结构中所采用的电介质层的成分来区分每个晶体管。在本发明的实施例中，晶体管101 的栅极结构包括具有高k电介质层121的栅极电介质、W及具有功函数金属层131和填充金 属140的栅极电极，如图1B中所示。晶体管101中的栅极结构的类型使能晶体管在高性能核 屯、中的使用。
[0018] 在本发明的实施例中，高k电介质层121与包括晶体管101的罐状物112和隔离区 114的侧面和顶表面相符合。通常，高k电介质层是介电常数大于二氧化娃的介电常数的电 介质材料。二氧化娃的介电常数是3.9。可W用于高k电介质层121中的示例性高k电介质材 料包括二氧化给化f〇2)、娃氧化给、氧化铜、氧化铜侣、二氧化错(Zr〇2)、娃氧化错、二氧化铁 (Ti化）、氧化粗、铁酸锁领、铁酸领、铁酸锁、氧化镜、氧化侣、铅筑粗氧化物、妮锋酸铅、W及 半导体领域内已知的其它材料。高k电介质层121的厚度在10到50Λ的范围内。在实施例中， 高k电介质层的厚度是3:0或。
[0019] 功函数金属层131与高k电介质层121的表面相符合。可W用于功函数金属层131中 的示例性金属包括氮化铁、氮化鹤、氮化粗、铁侣、鹤、娃化物W及半导体领域内已知的其它 材料。功函数金属层131的厚度在10到50A的范围内。在实施例中，功函数金属层131的厚度 是 3.0A。
[0020] 填充金属140填充由功函数金属层131限定的栅极结构开口。填充金属140可W包 括包含例如金属栅极材料的材料，所述金属栅极材料例如给、错、铁、氮化铁、粗、侣、W及它 们的组合。另外的材料包括金属碳化物，例如，碳化铁、碳化错、碳化粗、碳化给和碳化侣。可 W使用的其它材料包括钉、钮、销、钻、儀、W及导电性金属氧化物，例如氧化钉。其它材料是 可行的。
[0021] 在实施例中，晶体管102的栅极结构具有包括二氧化娃层125和高k电介质层121的 栅极电介质、W及包括功函数金属层131和填充金属140的栅极电极。在实施例中，从罐状物 112的表面生长二氧化娃层125。在另一个实施例中，二氧化娃层125共形地沉积在罐状物 112和隔离区114上。二氧化娃层125的厚度可W在5到lOOA的范围内。在实施例中，二氧化 娃层125的厚度是30Λ。在实施例中，高k电介质层121覆盖栅极结构内的二氧化娃层125,并 且运两层一起形成了栅极电介质。在实施例中，功函数金属131覆盖高k电介质层121，并且 填充金属140填充由功函数金属131装衬的开口。与晶体管101中的栅极结构相比较，在栅极 电介质中添加二氧化娃层125使能晶体管102在高电压、输入输出（I/O)电路应用中的使用。
[0022] 通常，电介质材料150至少部分地包围晶体管结构101和102,如图1B中所示。在一 些实施例中，电介质材料150是层间电介质（ILD)材料，例如二氧化娃或低k电介质材料。可 W使用的另外的电介质材料包括碳渗杂的氧化物(CD0)、碳化娃、氮化娃、诸如八氣环下烧 或聚四氣乙締之类的有机聚合物、氣娃酸盐玻璃(FSG)、W及诸如倍半硅氧烷、硅氧烷、或有 机娃酸盐玻璃之类的有机娃酸盐。
[0023] 在实施例中，间隔体135位于栅极结构111的侧壁上。如图1A中所示，间隔体135形 成于邻接源极/漏极区118的栅极结构111侧壁上，从而将栅极结构111与罐状物112上生长 的外延材料隔离，并且还在源极/漏极区的重渗杂期间保护沟道区116。间隔体135可W另外 形成于每个栅极结构111的端部上，如图1B中所示。间隔体135可W由适合的电介质材料组 成，例如，氮化娃、二氧化娃、氮氧化娃、或半导体领域内已知的其它材料。
[0024] 本发明的另一个实施例包括至少两个不同类型的基于罐状物的晶体管101和103， 其中通过栅极结构中所采用的电介质层的成分来区分每个晶体管，如图1C中所示。在本发 明的实施例中，晶体管101的栅极结构包括具有高k电介质层121的栅极电介质、W及具有功 函数金属层131和填充金属140的栅极电极。
[0025] 晶体管103的栅极结构包括具有高k电介质层122和高k电介质层121的栅极电介 质、W及具有功函数金属层131和填充金属140的栅极电极。在实施例中，高k电介质层122形 成于罐状物表面上。在实施例中，高k电介质层121覆盖高k电介质层122。在实施例中，功函 数金属层131覆盖高k电介质层121。在实施例中，填充金属140通过填充在由功函数金属层 131限定的栅极结构开口中