阵列基板及其制作方法、显示面板、显示装置的制造方法
【技术领域】
[0001]本发明涉及显示技术，具体涉及一种阵列基板及其制作方法、显示面板、显示装置。
【背景技术】
[0002]现有的底栅型薄膜晶体管的制作工艺中，有源层的刻蚀工艺通常会对栅极保护层的表面造成一定程度的损伤，使得其表面粗糙而凹凸不平，由此导致沉积在栅极保护层上的源漏金属层存在晶粒粗大的问题。对于后续的制作工艺来说，源漏金属层存在的晶粒粗大问题会导致源漏金属层表面粗糙，从而导致源漏金属层的连接过孔形貌异常、沉积在连接过孔内的ITO断线，以及断线部分的源漏金属层容易被腐蚀等问题，对产品良率有着非常不利的影响。
【发明内容】
[0003]针对现有技术中的缺陷，本发明提供一种阵列基板及其制作方法、显示面板、显示装置，可以解决有源层的刻蚀工艺会导致源漏金属层的连接过孔形貌异常的问题。
[0004]第一方面，本发明提供了一种阵列基板，包括衬底和依次形成在衬底上的第一导电层、第一绝缘层、半导体层、第二导电层、第二绝缘层和第三导电层;所述第一导电层中的栅极图形、所述半导体层中的有源区图形、所述第二导电层中的源漏极图形形成至少一个薄膜晶体管;所述第二绝缘层中设有所述第三导电层与所述第二导电层之间的连接过孔；在所述连接过孔的设置区域内，所述半导体层还包括隔垫图形。
[0005]可选地，所述第三导电层的形成材料包括透明导电材料。
[0006]可选地，还包括设置在所述第一绝缘层与第二绝缘层之间的第四导电层;所述第四导电层的形成材料包括透明导电材料；
[0007]所述第三导电层包括像素电极图形而所述第四导电层包括公共电极图形，或者，所述第三导电层包括公共电极图形而所述第四导电层包括像素电极图形。
[0008]可选地，所述第一导电层还包括扫描线图形;所述第三导电层还包括数据线图形。
[0009]第二方面，本发明还提供了一种阵列基板的制作方法，包括:
[0010]在衬底上形成包括栅极图形的第一导电层；
[0011 ]在所述第一导电层和所述衬底上形成第一绝缘层；
[0012]在所述第一绝缘层上形成包括有源区图形和隔垫图形的半导体层；
[0013]在所述半导体层和所述第一绝缘层上形成包括源漏极图形的第二导电层；
[0014]在所述第二导电层、所述半导体层和所述第一绝缘层上形成第二绝缘层；
[0015]在所述第二绝缘层上形成第三导电层；
[0016]其中，所述第二绝缘层中设有所述第三导电层与所述第二导电层之间的连接过孔;所述隔垫图形位于所述连接过孔的设置区域内。
[0017]可选地，所述第三导电层的形成材料包括透明导电材料。
[0018]可选地，在形成所述半导体层与形成所述第二绝缘层之间，还包括:
[0019]在所述第一绝缘层上形成第四导电层;所述第四导电层的形成材料包括透明导电材料；
[0020]其中，所述第三导电层包括像素电极图形而所述第四导电层包括公共电极图形，或者，所述第三导电层包括公共电极图形而所述第四导电层包括像素电极图形。
[0021]可选地，所述第一导电层还包括扫描线图形;所述第三导电层还包括数据线图形。
[0022]第三方面，本发明还提供了一种显示面板，包括上述任意一种的阵列基板。
[0023]第四方面，一种显示装置，包括上述任意一种的显示面板。
[0024]由上述技术方案可知，本发明在薄膜晶体管的有源区图形所在的半导体层中设置了可以将第一绝缘层与第二导电层分隔开的隔垫图形，从而可以保障隔垫图形上的源漏金属层的平整度，因此可以解决有源层的刻蚀工艺会导致源漏金属层的连接过孔形貌异常的问题。而相当于现有技术而言，本发明可以通过对制作工艺的简单调整实现良率的显著提升。
【附图说明】
[0025]为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单的介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0026]图1是本发明一个实施例中一种阵列基板的剖面结构示意图；
[0027]图2是图1所示的阵列基板的局部俯视结构示意图；
[0028]图3是有源层的刻蚀工艺会导致连接过孔断线的原因示意图；
[0029]图4是本发明一个实施例中一种阵列基板上的电路结构示意图
[0030]图5是本发明一个实施例中一种阵列基板的制作方法的步骤流程示意图；
[0031]图6至图13是本发明一个实施例中一种阵列基板的制作流程示意图。
【具体实施方式】
[0032]为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0033]图1是本发明一个实施例中一种阵列基板的剖面结构示意图。图2是图1所示的阵列基板的局部俯视结构示意图。可以理解的是，图1示出了该阵列基板在一个像素内的剖面结构，而图2示出了该阵列基板在一个像素内的隐藏了部分结构的俯视结构。参见图1和图2，该阵列基板包括衬底11和依次形成在衬底11上的第一导电层12、第一绝缘层13、半导体层14、第二导电层15、第二绝缘层16和第三导电层17;第一导电层12中的栅极图形、半导体层14中的有源区图形AL、第二导电层15中的源漏极图形形成至少一个薄膜晶体管。举例来说，上述衬底11、第一绝缘层13和上述第二绝缘层16可以均由透明且绝缘的材料形成，并主要起到保持两侧结构电绝缘的作用。而在任意一个薄膜晶体管的栅极图形的设置区域内，其源漏极图形在至少两个位置处分别与其有源区图形AL欧姆接触，从而可以在有源区图形AL中形成位于源极与漏极之间的沟道区，实现该薄膜晶体管的功能。当然，根据所应用的具体显示应用的不同，阵列基板可以按照与上述方式相同的方式以第一导电层12中的栅极图形、半导体层14中的有源区图形AL、第二导电层15中的源漏极图形形成任意数量的薄膜晶体管，本发明对此不做限制。
[0034]此外，在图示的阵列基板用于组成IPS(In-Plane Switching，平面转换)或者ADS(Advanced Super Dimens1n Switch，高级超维场转换)类型的显示装置时，图1中的第三导电层17与第四导电层18可以分别作为用于控制液晶偏转的像素电极与公共电极中的一个，即第三导电层17包括像素电极图形而第四导电层18包括公共电极图形，或者，第三导电层17包括公共电极图形而第四导电层18包括像素电极图形。其中，第四导电层18设置在第一绝缘层13与第二绝缘层16之间，并与第三导电层17—样均由透明导电材料形成。由此，第三导电层16与第四导电层18的设置区域内可以形成透光的像素开口，并可以控制对应区域内的液晶的偏转。
[0035]然而，图1和图2所示的第三导电层17作为像素电极需要与每一像素内的源漏极图形相连，因此第二绝缘层16中设有第三导电层17与第二导电层15之间的连接过孔Hl，而第三导电层17可以在每一像素内通过该连接过孔Hl与第二导电