电阻式随机存取存储器及其制造方法
【技术领域】
[0001]本发明涉及一种存储器及其制造方法，且特别是涉及一种电阻式随机存取存储器及其制造方法。
【背景技术】
[0002]由于，非挥发性存储器具有资料在断电后也不会消失的优点，因此许多电器产品中必须具备此类存储器，以维持电器产品开机时的正常操作。目前，业界积极发展的一种非挥发性存储器元件是电阻式随机存取存储器(resistive random access memory, RRAM)，其具有写入操作电压低、写入抹除时间短、存储时间长、非破坏性读取、多状态存储、结构简单以及所需面积小等优点，因此在未来将可成为个人电脑和电子设备所广泛采用的非挥发性存储器元件之一。
[0003]为了提升存储器的密度，目前业界提出一种高密度的垂直排列的三维电阻式随机存取存储器(3D resistive random access memory, 3D RRAM)。然而，目前的三维电阻式随机存取存储器通常需要进行深蚀刻制作工艺与深填孔制作工艺，因此无法直接与先进逻辑制作工艺进行整合。
【发明内容】
[0004]本发明的目的在于提供一种电阻式随机存取存储器及其制造方法，其可直接与先进逻辑制作工艺进行整合。
[0005]为达上述目的，本发明提出一种电阻式随机存取存储器，其包括基底、介电层与至少一存储单元串。介电层设置于基底上。存储单元串包括多个存储单元与多个第二介层窗。存储单元垂直相邻地设置于介电层中，且各个存储单元包括第一介层窗、二条导线与二个可变电阻结构。导线分别设置于第一介层窗的两侧。可变电阻结构分别设置于第一介层窗与导线之间。在垂直相邻的两个存储单元中，位于上方的存储单元的可变电阻结构与位于下方的存储单元的可变电阻结构彼此隔离。第二介层窗分别设置于第一介层窗下方的介电层中并连接于第一介层窗，且垂直相邻的两个第一介层窗通过第二介层窗进行连接。
[0006]依照本发明的一实施例所述，在上述的电阻式随机存取存储器中，第一介层窗的宽度例如是大于第二介层窗的宽度。
[0007]依照本发明的一实施例所述，在上述的电阻式随机存取存储器中，导线的底面例如是高于位于其下方的第二介层窗的顶面。
[0008]依照本发明的一实施例所述，在上述的电阻式随机存取存储器中，可变电阻结构包括可变电阻层。
[0009]依照本发明的一实施例所述，在上述的电阻式随机存取存储器中，可变电阻结构还包括绝缘层，设置于可变电阻层与第一介层窗之间或可变电阻层与导线之间。
[0010]依照本发明的一实施例所述，在上述的电阻式随机存取存储器中，当存储单元串为多串时，水平相邻的两个存储单元共用位于其间的导线。
[0011]依照本发明的一实施例所述，在上述的电阻式随机存取存储器中，导线的形状例如是条状或指状。
[0012]依照本发明的一实施例所述，在上述的电阻式随机存取存储器中，还包括至少一晶体管，设置于基底上，且晶体管的一个端子通过第二介层窗电连接于第一介层窗。
[0013]依照本发明的一实施例所述，在上述的电阻式随机存取存储器中，当晶体管为多个时，还包括至少一隔离结构。隔离结构设置于基底中，且晶体管通过隔离结构而彼此隔离。
[0014]本发明提出一种电阻式随机存取存储器的制造方法，包括下列步骤。在基底上形成介电层。在介电层中形成至少一存储单元串。存储单元串包括多个存储单元与多个第二介层窗。存储单元垂直相邻地设置于介电层中，且各个存储单元包括第一介层窗、二条导线与二个可变电阻结构。导线分别设置于第一介层窗的两侧。可变电阻结构分别设置于第一介层窗与导线之间。在垂直相邻的两个存储单元中，位于上方的存储单元的可变电阻结构与位于下方的存储单元的可变电阻结构彼此隔离。第二介层窗分别设置于第一介层窗下方的介电层中并连接于第一介层窗，且垂直相邻的两个第一介层窗通过第二介层窗进行连接。
[0015]依照本发明的一实施例所述，在上述的电阻式随机存取存储器的制造方法中，介电层的形成方法例如是化学气相沉积法。
[0016]依照本发明的一实施例所述，在上述的电阻式随机存取存储器的制造方法中，第一介层窗的形成方法可组合使用光刻制作工艺、蚀刻制作工艺与沉积制作工艺而形成或通过金属镶嵌法而形成。
[0017]依照本发明的一实施例所述，在上述的电阻式随机存取存储器的制造方法中，第一介层窗的宽度例如是大于第二介层窗的宽度。
[0018]依照本发明的一实施例所述，在上述的电阻式随机存取存储器的制造方法中，导线的形成方法包括下列步骤。将位于第一介层窗两侧的介电层移除，以于第一介层窗两侧分别形成开口。形成填满开口的导线材料层。移除位于开口以外的导线材料层。
[0019]依照本发明的一实施例所述，在上述的电阻式随机存取存储器的制造方法中，开口的底部例如是高于第一介层窗的底面。
[0020]依照本发明的一实施例所述，在上述的电阻式随机存取存储器的制造方法中，可变电阻结构的形成方法包括下列步骤。在第一介层窗上形成共形的可变电阻材料层。对可变电阻材料层进行回蚀刻制作工艺。
[0021]依照本发明的一实施例所述，在上述的电阻式随机存取存储器的制造方法中，可变电阻结构的形成方法还包括于形成可变电阻材料层之前或之后，在第一介层窗上形成共形的绝缘材料层。
[0022]依照本发明的一实施例所述，在上述的电阻式随机存取存储器的制造方法中，第二介层窗的形成方法可组合使用光刻制作工艺、蚀刻制作工艺与沉积制作工艺而形成或通过金属镶嵌法而形成。
[0023]依照本发明的一实施例所述，在上述的电阻式随机存取存储器的制造方法中，还包括于形成介电层之前，在基底上形成至少一晶体管，且晶体管的一个端子通过第二介层窗电连接于第一介层窗。
[0024]依照本发明的一实施例所述，在上述的电阻式随机存取存储器的制造方法中，当晶体管为多个时，还包括在基底中形成至少一隔离结构，且晶体管通过隔离结构而彼此隔离。
[0025]基于上述，在本发明所提出的电阻式随机存取存储器及其制造方法中，由于在垂直相邻的两个存储单元中，位于上方的存储单元的可变电阻结构与位于下方的存储单元的可变电阻结构彼此隔离，且垂直相邻的两个第一介层窗通过第二介层窗进行连接，因此在电阻式随机存取存储器的制造过程中不需进行深蚀刻制作工艺与深填孔制作工艺，因此可直接与先进逻辑制作工艺(如，互补式金属氧化物半导体(CMOS)逻辑制作工艺)进行整入口 ο
[0026]为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附的附图作详细说明如下。
【附图说明】
[0027]图1为本发明的一实施例的电阻式随机存取存储器的立体图；
[0028]图2A至图2F为沿图1中的1_1’剖面线的电阻式随机存取存储器的制造流程上视图；
[0029]图3A至图3F为沿图1中的1_1’剖面线的电阻式随机存取存储器的制造流程剖视图；
[0030]图4为本发明的另一实施例的导线的上视图。
[0031]符号说明
[0032]10:电阻式随机存取存储器
[0033]100:基底
[0034]101:隔离结构
[0035]102:晶体管
[0036]104:栅极
[0037]106:栅介电层
[0038]108、110:掺杂区
[0039]112:间隙壁
[0040]114:掺杂延伸区
[0041]116、124、132、136、142、146、146a、146b、164:介电层
[0042]118、120、122、126、128、130、134、138:导体层
[0043]140:内连线结构
[0044]144、148:介层窗
[0045]150:开口
[0046]152:绝缘材料层
[0047]152a:绝缘层
[0048]154:可变电阻材料层
[0049]154a:可变电阻层
[0050]156:可变电阻结构
[0051]158:导线材料层
[0052]158a:导线
[0053]160:存储单元
[0054]162:存储单元串
[0055]166:源极线
[0056]168:插塞
【具体实施方式】
[0057]图1所绘示为本发明的一实施例的电阻式随机存取存储器的立体图。在图1中，为了清楚地进行说明，仅绘示出位于介层窗两侧的可变电阻结构之间的介电层。图2A至图2F所绘示为沿图1中的1-1’剖面线的电阻式随机存取存储器的制造流程上视图。图3A至图3F所绘示为沿图1中的1-1’剖面线的电阻式随机存取存储器的制造流程剖视图。图4为本发明的另一实施例的导线的上视图。
[0058]首先，请同时参照图1、图2A与图3A，可选择性地在基底100上形成至少一晶体管102。晶体管102例如是金属氧化物半场效晶体管(MOSFET)或双极接面晶体管(BJT)。在此实施例中，是以形成三个晶体管102为例进行说明，但本发明并不以此为限。
[0059]在此实施例中，晶体管102是以金属氧化物半场效晶体管