晶体管阵列布线的制作方法
【专利说明】晶体管阵列布线
[0001]晶体管阵列典型地包括为晶体管提供源电极的源极导体阵列、为晶体管提供漏电极的漏极导体阵列和为晶体管提供栅电极的栅极导体阵列。
[0002]—种用于连接该源极导体和栅极导体至一个或多个驱动器芯片的相应输出端子的技术涉及在该阵列的一个边缘终止该源极导体以及在该阵列的另一个边缘终止该栅极导体，以及(a)在该阵列的相应边缘提供分开的源极驱动器芯片和栅极驱动器芯片，或者在该阵列的共用边缘提供源极和栅极驱动器芯片并且提供围绕该阵列的两个边缘延伸至栅极或源极的导电轨，该栅极导体或源极导体终止于与该驱动器芯片所位于的边缘不同的该阵列的边缘。
[0003]本申请的发明人已认识到以下挑战:改进源极/栅极导体至一个或多个驱动器芯片的布线(routing)。
[0004]在此提供一种包含晶体管阵列的装置，其中该装置包括:在第一层级的第一导体层，其限定了为所述晶体管阵列提供源电极或栅电极中的一个的多个第一导体;在第二层级的第二导体层，其限定了为所述晶体管阵列提供源电极或栅电极中的另一个的多个第二导体；其中所述第二导体层还限定了在所述第二导体之间的一个或多个位置处的布线导体，每个布线导体通过一个或多个层间导电连接连接到相应的第一导体。
[0005]根据一个实施例，第一导体为该晶体管阵列提供源电极，且第二导体为该晶体管阵列提供栅电极。
[0006]根据一个实施例，每个第一导体与该晶体管阵列的相应的一个或多个列相关联，且每个第二导体与该晶体管阵列的相应的一个或多个行相关联。
[0007]根据一个实施例，第一导体为该晶体管阵列提供栅电极，而第二导体为该晶体管阵列提供源电极。
[0008]根据一个实施例，所述第二导体和所述布线导体终止于该晶体管阵列的共用侧。
[0009]根据一个实施例，该方法还包括在该晶体管的该共用侧处的驱动器芯片，所述驱动器芯片包括源极输出端子和栅极输出端子，其中源极输出端子和栅极输出端子的顺序与该晶体管阵列的该共用侧处的第二导体和布线导体的顺序相匹配。
[0010]根据一个实施例，该第一层级在该第二层级之下。
[0011]根据一个实施例，所述层间导电连接形成均匀的层间连接阵列的一部分，该均匀的层间连接阵列还包括未连接到任何第一导体的层间连接。
[0012]参考附图，仅通过非限制性的示例在下文描述本发明的一个实施例，所述附图中:
[0013]图1是TFT阵列的栅极导体和源极导体的配置示例的平面示意图；以及
[0014]图2是TFT阵列的栅极导体和源极导体的配置示例的截面示意图。
[0015]出于简明的目的，图1和图2例示了小的4X4薄膜晶体管(TFT)阵列的栅极导体和源极导体的配置示例；但相同类型的配置可应用于更大的晶体管阵列，例如包含超过一百万个晶体管的晶体管阵列。图中所例示的装置可以在本发明的范围内进行修改，其修改方式的其他示例在说明书的末尾说明。
[0016]在支撑衬底30上提供第一图案化导体层。该支撑衬底30例如可包括塑料膜和形成于该塑料膜和该第一导体层之间的平坦化层以及一个或多个其它的功能层(例如导体层和/或绝缘体层)，所述功能层在该塑料膜和该平坦化层之间，和/或在该平坦化层和该第一图案化导体层之间，和/或在该塑料膜的与该平坦化层相对的一侧。
[0017]该第一图案化导体层被图案化以限定(i)源极导体2a、2b、2c、2d的阵列，在该示例中每个源极导体为相应的晶体管列提供源电极；以及漏极导体8的阵列，每个漏极导体为相应的晶体管提供漏电极。第一图案化导体层的此图案化可以例如通过光刻技术来实现。
[0018]在限定了源极导体2和漏极导体8的图案化的第一导体层上形成半导体层32，所述半导体层32为每个晶体管提供相应的半导体沟道。该半导体层32可以例如是通过液体处理技术(诸如旋涂或柔版印刷)沉积的有机聚合物半导体。
[0019]在该半导体层32上形成电介质层34，所述电介质层34为每个晶体管提供相应的栅极电介质。该电介质层可以例如包括一个或多个有机聚合物电介质层。
[0020]随后该半导体层32和电介质层34被图案化以限定一个或多个向下延伸至各个源极导体2的通孔。此图案化可通过例如激光烧蚀来执行。此图案化处理还可包括在所有其他对应的位置处(甚至在没有下层源极导体2(接合焊盘landing pad) 12之处)形成冗余的通孔，其中冗余通孔13也用导电材料填充(在形成栅极导体4和布线导体6的第二导电层的沉积期间)以生成冗余层间连接。这些冗余层间连接并不连接到任何源极导体2，但在TFT阵列用于控制作为显示装置的一部分的光学介质的示例中，提供跨整个TFT阵列区域的层间连接13、14的均匀阵列从提供跨整个TFT阵列区域都具有均匀特性的显示器的角度来看是有利的。
[0021]在图案化的电介质层34和图案化的半导体层32上沉积导电材料，并且形成在电介质层34上延伸的第二导体层，所述导电材料填充每个通过上文提及的图案化步骤生成的通孔。
[0022]接着第二导体层被图案化以限定(i)栅极导体4的阵列，每个栅极导体为相应的晶体管行提供栅电极，和(ii)布线导体6的阵列，布线导体平行于栅极导体6地延伸并且每个布线导体位于相应的一对栅极导体4之间。第二导体层的图案化还限定了在漏极导体8的中心上的位置处的栅极导体4中的通孔。如下文所述，这些通孔允许在漏极导体8和相应的顶部像素导体42之间形成层间导电连接10。在第二导体层限定向下到达源极导体2的层间导电连接的位置处形成布线导体6。每个布线导体6例如通过由第二导体层限定的一对相应的层间导电连接14连接到相应的源极导体。栅极导体4和布线导体6共同终止于晶体管阵列的同一个边缘处。
[0023]由第一图案化导体层限定的源极导体2各自被配置为限定在与布线导体6基本上平行的方向上宽度相对大的相应的接合焊盘12。这些接合焊盘12促进从布线导体6向下至源极导体2的层间导电连接14的形成。
[0024]图2是沿着源极导体2中的一个的中心线截取的装置的一部分的截面图。出于更好地解释本发明的目的，图2的截面图示出了层间导电连接14，所述层间导电连接14向下延伸至相应的源极导体的一部分，位于该源极导体2的中心线上。
[0025]在该第二图案化导体层上形成绝缘体层36，以及在绝缘体层36上形成第三导体层38。该第三导体层38被图案化以限定被通孔穿透的基本上连续的导体层，所述通孔允许在漏极导体8之间形成穿过第二和第三导体层并向上到达相应的顶部像素导体42的层间导电连接10。该第三导体层的功能是屏蔽顶部像素导体42使其免受包括栅极导体4和布线导体6的所有下层导体的电位的影响。
[0026]在第三导体层上形成另一个绝缘体层40。绝缘体层36、40可以例如是有机聚合物绝缘体层。随后绝缘体层36、40、电介质层34以及半导体层32被图案化以限定经由在第三导体层中限定的通孔并经由在栅极导体4中限定的通孔向下延伸至每个漏极导体8的通孔。这些通孔的直径小于在栅极导体4和第三导体层中限定的通孔的直径以避免在层间导电连接10和第三导体层38和/或栅极导体4之间发生的任何电短路。
[0027]在顶部绝缘体层40上沉积导体材料。该导体材料填充在绝缘体层36、40、电介质层34和半导体层32中限定的通孔并在顶部绝缘体层40上形成第四导体层42。随后该第四导体层被图案化以形成像素导体42的阵列，每个像素导体与相应的漏极导体8相关联。该像素导体42例如可以用于控制在该第四导体层上提供的光学介质(未示出)。
[0028