/输出线G1l和G102传送至数据输出电路121时，第一数据Dl可以与第一输入控制信号PINl同步地储存在第一管型锁存电路中，以及第二数据D2可以与第二输入控制信号PIN2同步地储存在第二管型锁存电路中。
[0036]图2是根据一个实施例的数据输出电路的配置图。
[0037]数据输出电路20可以包括多路复用单元210、输入控制单元220和管型锁存单元230。
[0038]多路复用单元210可以接收通过第一全局输入/输出线G1l从第一单元块传送的第一数据Dl以及通过第二全局输入/输出线G102从第二单元块传送的第二数据D2，并且输出第一数据Dl和第二数据D2。
[0039]在一个实施例中，第一单元块和第二单元块可以指包括在任何一个具有半单元块结构的单元块中的上块和下块。
[0040]输入控制单元220可以接收通过第一路径传送的第一选通信号STBl和通过第二路径传送的第二选通信号STB2，以及产生第一输入控制信号PINl和第二输入控制信号PIN2。例如，第一路径可以是第一单元块的列控制单元，而第二路径可以是第二单元块的列控制单元。输入控制单元220可以包括耦接至第一路径的第一节点(未示出)以及耦接至第二路径的第二节点(未示出)。输入控制单元220可以将通过第一路径传送的第一选通信号STBl接收至第一节点，以及可以将通过第二路径传送的第二选通信号STB2接收至第二节点。
[0041]第一选通信号STBl和第二选通信号STB2中的每个可以是通过经由相应的传输路径延迟单个选通信号而形成的信号。在一个实施例中，输入控制单元220可以响应于第一选通信号STBl和第二选通信号STB2来产生第一输入控制信号PINl，以及响应于第二选通信号STB2来产生第二输入控制信号PIN2。
[0042]在一个实施例中，多路复用单元210可以接收输入/输出模式信号10_mode，以及根据与输入/输出模式信号1jnode对应的突发长度来输出第一数据Dl和第二数据D2。
[0043]输入控制单元220也可以接收输入/输出模式信号10_mode。输入控制单元220可以除基于第一选通信号STBl和第二选通信号STB2之外还基于输入/输出模式信号10_mode来产生第一输入控制信号PIN1，以及可以除基于第二选通信号STB2之外还基于输入/输出模式信号1jnode来产生第二输入控制信号PIN2。
[0044]在一个实施例中，当与输入/输出模式信号10_mode相对应的突发长度具有第一值时，输入控制单元220可以使能所有第一输入控制信号PINl和第二输入控制信号PIN2。当突发长度具有第二值时，输入控制单元220可以仅使能第一输入控制信号PIN1。
[0045]管型锁存单元230可以响应于第一输入控制信号PINl来储存第一数据Dl，以及响应于第二输入控制信号PIN2来储存第二数据D2。
[0046]此外，管型锁存单元230可以响应于第一输出控制信号POUTl来输出锁存的第一数据Dl，以及响应于第二输出控制信号P0UT2来输出锁存的第二数据D2。
[0047]如图3所示，管型锁存单元230可以包括第一管型锁存电路221和第二管型锁存电路223。第一管型锁存电路221可以响应于第一输入控制信号PINl来储存第一数据D1，以及响应于第一输出控制信号POUTl来从第一数据Dl产生输出数据D1_0UT。第二管型锁存电路223可以响应于第二输入控制信号PIN2来储存第二数据D2，以及响应于第二输出控制信号P0UT2来从第二数据D2产生输出数据D2_0UT。
[0048]由于来自彼此不同的单元块的第一数据Dl和第二数据D2通过不同的全局输入/输出线传送(例如，第一数据Dl可以通过第一全局输入/输出线G1l传输，而第二数据D2可以通过第二全局输入/输出线G102传输)，因此第一数据Dl的延迟时间可以不同于第二数据D2的延迟时间。由于第一选通信号STBl和第二选通信号STB2也通过彼此不同的传输路径传送，因此第一选通信号STBl的延迟时间可以不同于第二选通信号STB2的延迟时间。
[0049]在一个实施例中，可以通过基于第一选通信号STBl和第二选通信号STB2而产生的第一输入控制信号PINl来储存第一数据D1，以及可以通过基于第二选通信号STB2而产生的第二输入控制信号PIN2来储存第二数据D2，从而确保第一数据Dl与第一输入控制信号PINl之间以及第二数据D2与第二输入控制信号PIN2之间的时序裕度(timingmargin)。
[0050]图4是根据一个实施例的输入控制单元的配置图。
[0051]根据一个实施例的输入控制单元30可以包括第一信号发生部310和第二信号发生部320。
[0052]第一信号发生部310可以响应于第一选通信号STBl和第二选通信号STB2来产生第一输入控制信号PINl。第二信号发生部320可以响应于第二选通信号STB2来产生第二输入控制信号PIN2。
[0053]在一个实施例中，第一信号发生部310和第二信号发生部320还可以接收输入/输出模式信号10_mode。
[0054]当与输入/输出模式信号10_mode相对应的突发长度具有第一值时，从第一信号发生部310和第二信号发生部320输出的所有第一输入控制信号PINl和第二输入控制信号PIN2可以被使能。当突发长度具有第二值时，仅从第一信号发生部310输出的第一输入控制信号PINl可以被使能。
[0055]图5是根据一个实施例的输入控制单元的电路图。
[0056]输入控制单元30-1的第一信号发生部310-1可以包括:第一脉冲发生部311，其接收第一选通信号STBl和第二选通信号STB2并且产生第一脉冲；以及第一计数器部313，其对第一脉冲发生部311的输出信号的脉冲的数量计数并且输出第一输入控制信号PIN1。
[0057]第二信号发生部320-1可以包括:第二脉冲发生部321，其接收第二选通信号STB2并且产生第二脉冲；以及第二计数器部323，其对第二脉冲发生部321的输出信号的脉冲的数量计数并且输出第二输入控制信号PIN2。
[0058]当输入控制单元30-1还接收输入/输出模式信号1jnode时，所有第一输入控制信号PINl和第二输入控制信号PIN2，或仅第一输入控制信号PINl可以根据输入/输出模式信号1jnode的逻辑电平(例如，突发长度的值)来使能。
[0059]图6是根据一个实施例的数据输出时序图。
[0060]如图6所示，在通过第一全局输入/输出线G1l传输的第一数据Dl与通过第二全局输入/输出线G102传输的第二数据D2之间存在延迟时间差Tl。
[0061]在一个实施例中，第一输入控制信号PINl可以基于第一选通信号STBl和第二选通信号STB2来产生，而第二输入控制信号PIN2可以基于第二选通信号STB2来产生。因此，在第一输入控制信号PINl与第二输入控制信号PIN2之间也存在时序差T2。
[0062]基于如上产生的第一输入控制信号PINl和第二输入控制信号PIN2，可以与第一输入控制信号PINl同步地(在预定时序裕度T3之内)将第一数据Dl储存在管型锁存电路中。此外，可以与第二输入控制信号PIN2同步地(在预定时序裕度T3之内)将第二数据D2储存在管型锁存电路中。
[0063]在一个实施例中，管型锁存电路可以通过使用独立的输入控制信号来控制而在数据与输入控制信号之间具有恒定的时序裕度。
[0064]图7是根据一个实施例的电子系统的配置图。
[0065]根据一个实施例的电子系统40可以包括处理器410、存储器控制器420、存储装置421、1控制器430、1设备431、磁盘控制器440和磁盘驱动器441。
[0066]一个或更多个处理器410可以被提供，并且可以独立地操作或与另一个处理器结合操作。处理器410可以具有能够通过总线(例如，控制总线、地址总线或数据总线)与其他元件(例如，存储器控制器420、1控制器430和磁盘控制器440)通信的环境。
[0067]存储控制器420可以耦接至一个或更多个存储装置421。存储控制器420可以接收来自处理器410的请求，以及基于所述请求来控制一个或更多个存储装置421。
[0068]例如，存储装置421可以包括前述半导体存储装置。
[0069]1控制器430可以将处理器410耦接至1设备431，以及将信号从1设备431传送至处理器410或者从处理器410传送至1设备431。1设备431可以包括输入设备(诸如，键盘、鼠标、触摸屏或麦克风)以及输出设备(诸如，显示器或扬声器)。
[0070]磁盘控制器440可以在处理器410的控制下来控制一个或更多个磁盘驱动器441。
[0071]在这种电子系统40中，当对储存在存储装置421中的数据的读取命令由处理器410输入时，从