并不用于限定本实用新型。
[0029]本实用新型的混合视频控制装置，输出图像清晰，可实现视频叠加、开窗等控制。请参阅图1，所述的混合视频控制装置，包括底板1、输入板2、输出板3、矩阵板4和控制板5，所述输入板2、输出板3、矩阵板4和控制板5均与底板I电连接，安装时输入板2、输出板3、矩阵板4和控制板5均可与底板I垂直插接，以节省电源板6的面积，缩小混合视频控制装置的体积。
[0030]所述输入板2采集输入视频信号，并将所述输入视频信号转换成串行视频信号传输至底板I上，所述矩阵板4根据视频源将串行视频信号切换至输出板3上，所述输出板3将所述串行视频信号解串、解码、缩放处理后转换成标准视频信号并输出完成视频叠加或开窗显示。所述控制板5用于控制输入板2、输出板3和矩阵板4的工作状态。
[0031]请一并参阅图2和图3，所述输入板2为SDI输入板21、HDMI输入板22、DVI输入板23、CVBS输入板24、VGA板25或网络输入板26，输出板3包括两个输出子板31。
[0032]由于所述矩阵板4最大支持34路视频进、34路视频出。因此，每个输入板2最多有4路视频信号通过底板I进入矩阵板4，所以输入端最多有8块输入板2、32路输入视频。矩阵板4中的矩阵芯片选用Mindspeed公司的M21121型号，简单易用。矩阵板4通过控制板5实时控制对输入信号切换到任一输出端，矩阵芯片M21121共有34进34出通道，任一输出通道都可以是34路输入视频中的其中一路。
[0033]其中，SDI输入板21为四路SDI输入板21，可输入4对差分线、每对传输1080P视频；HDMI输入板22为4路HDMI输入板22可输入4对差分线、每对传输1080P视频DVI输入板23为4路DVI输入板23，可输入4对差分线、每对传输1080P视频；CVBS输入板24为16路CVBS输入板24，可输入4对差分线、每对传输4画面1080P视频(CVBS输入板24把16路模拟视频转为4路视频输出，每一个单独输出有四个模拟视频叠加而成);VGA输入板2为4路VGA输入板2，可输入4对差分线、每对传输1080P视频；网络输入板26为2路网络输入板26，可输入4对差分线、每对传输1080P视频。底板I输入4*8路差分对8路视频信号至输出板3。每个输出子板31接收2*8路差分对8路视频信号，其输出板3解串、解码、缩放处理后转换成标准视频信号，输出2*2路1080P视频信号至显示屏上播放。
[0034]具体应用时，各种类型的输入板2可选用，也可用多块同类型的输入板2 ;最终所有输入板2的输入视频信号都转为高速串行视频信号，通过底板I连接到矩阵板4的矩阵芯片任意交互。任一单独的高速串行视频信号采用一对差分对传输，最高速率达到2.97 G/S。单个输出板3从矩阵板4的输出端接纳16对高速串行视频信号，输出板3可以对16路视频?目号任意选取或萱加和开窗等，最终输出4路视频彳目号；最多4块输出板3共有16路单独视频输出，而每个输出板3的每个输出视频都可以是32个视频源的其中一路或是几路视频的叠加。控制板5主要是始初化输入板2和输出板3上的接口芯片，配置矩阵板4上的矩阵芯片及实时切换通道，与主机通信等。
[0035]请一并参阅图3，所述DVI输入板23包括:第一 DVI子板231、第二 DVI子板232、第一 FPGA处理子板233、第二 FPGA处理子板234和第一连接插头235，所述底板I上设置有第一连接插座(图中未示出)，所述第一 DVI子板231通过第一 FPGA处理子板233连接所述第一连接插头235，所述第二 DVI子板232通过第二 FPGA处理子板234连接所述第一连接插头235，所述第一连接插头235与第一连接插座插接。所述第一连接插头235和第一连接插座插接针式插接连接器，第一连接插头235位于第一 DVI子板231的一端，第一连接插座位于的正面上，在第一连接插头235与第一连接插座插接后使DVI输入板23与底板I垂，从而通过同样的连接方式，输出板3、矩阵板4和控制板5均与底板I垂直，从而节省控制装置的体积。
[0036]本实用新型通过将每个输入板2分成两个子板，并将每个子板对应不同的视频类型分成输入接口子板和带FPGA芯片的输入处理子板，各部分相互独立便于对设备的检测和维修。
[0037]其中，所述第一 DVI子板231上设置有第一夹板式PCI_E座(图中未示出)，第二DVI子板232上设置有第二夹板式PCI_E座(图中未示出)；所述第一 FPGA处理子板233通过所述第一夹板式PCI_E座与第一 DVI子板231电连接，所述第二 FPGA处理子板234通过所述第二夹板式PCI_E座与第二 DVI子板232电连接。本实用新型通过夹板式PCI_E座连接两块子板，使输入子板连接成一块电路板。
[0038]请继续参阅图1和图3，所述第一 DVI子板231包括第一 DVI输入座2311、第二DVI输入座2312、第一 DVI接口芯片2313和第二 DVI接口芯片2314。所述第一 DVI输入座2311通过第一 DVI接口芯片2313与第一 FPGA处理子板233连接，所述第二 DVI输入座2312通过第二 DVI接口芯片2314与第一 FPGA处理子板233连接。
[0039]所述第一 FPGA处理子板233包括第一 FPGA芯片2331、flash芯片2332和两颗DDR3缓存芯片2333，所述第一 FPGA芯片2331连接两颗DDR3缓存芯片2333、flash芯片2332、第一 DVI接口芯片2313和第二 DVI接口芯片2314。
[0040]所述第一 DVI接口芯片2313采用型号为EP9351芯片，第一 DVI子板231接收两个DVI视频信号，分别通过EP9351芯片，把DVI视频信号变换为24bit的TTL视频信号输出至第一 FPGA芯片2331中。当然，接口芯片也可以接收其它视频信号，如VGA (视频图形阵列)信号、HDMI (高清晰度多媒体接口)信号、CVBS (复合视频广播信号)信号等。
[0041]FPGA芯片采用LATTICE公司的LEF3-17EA-6FN484C芯片，FPGA芯片作为输入板2的核心处理芯片，内嵌硬体serdes (并行转换器)高速串口，其价钱也较便宜；FPGA对TTL信号适当处理后，将并串转接编码输出高速串行视频信号，整个输入板2通过高速接口(即第一连接插头235)输出4对高速差分视频信号。
[0042]由于第二 DVI子板232和第二 FPGA处理子板234的结构和工作方式与第一 DVI子板231和第一 FPGA处理子板233相同，此处不作赘述。
[0043]请继续参阅图3，所述DVI输入板23上设置有第一单片机2334、第一时钟芯片2335、第一晶振2336，所述第一晶振2336通过第一时钟芯片2335连接第一单片机2334，所述第一单片机2334连接第一 DVI接口芯片2313、第二 DVI接口芯片2314、第一 FPGA芯片2331、及第二 DVI子板232上的第三DVI接口芯片2315、第四DVI接口芯片2316和第二FPGA 芯片 2341。
[0044]其中，第一单片机的型号为STM32F103RBT6，时钟芯片的型号为IDT5V49EE902。由于输入到FPGA芯片的视频源比较多，且带宽大，本实用新型采用每个FPGA芯片外挂2个IGbit的DDR3缓存芯片，组成32bit的缓存区来缓存多帧视频。由于FPGA芯片需要多个要求严格的参考时钟源，如专用时钟芯片可提供4个差分时钟和一个单端时钟，其中，两个差分时钟用于两个serdes高速串口，另两个差分时钟用于两个DDR3缓存芯片控制核参考时钟。
[0045]请一并参阅图1和图4，所述输出板3包括至少一输出子板31，所述输出子板31包括第二连接插头32、第一 FPGA处理模块331、第二 FPGA处理模块332、第五DVI接口芯片341、第六DVI接口芯片342、第七DVI接口芯片343、第八DVI接口芯片344、第一 DVI输出座351、第二 DVI输出座352、第三DVI输出座353和第