一种一次性可编程存储器控制器及集成电路的制作方法
【技术领域】
[0001]本实用新型涉及集成电路领域，特别涉及该领域中一种OTP型微控制器芯片的程序烧写电路。
【背景技术】
[0002]OTP(One Time ProgramabIe) 一次性可编程存储器，由于其价格便宜，面积小，存储数据可靠，广泛应用于8位/16位/32位的微控制器芯片中，存储用户程序或数据。在芯片出厂时，OTP存储的内容全为1，用户可以根据需要将其中的某些单元写入数据0，以实现对其“编程”的目的。OTP的典型产品是“双极性熔丝结构”，如果要改写某些单元，则可以给这些单元通以足够大的电流(高压编程)，并维持一定的时间，这些单元相关的熔丝即可熔断，这样就达到了将某些单元写成I的效果。由于OTP的数据修改是通过物理永久性改变的方式实现的，所以OTP的数据只能进行一次性烧写，烧写后的数据无法修改。常见的OTP存储器的接口包括高压烧写端口、IP使能端口、读使能端口、写使能端口、读写地址端口、读数据端口、写数据端口。当OTP存储器的高压烧写端口的电压达到烧写值且IP使能端口有效时，如果写使能端口有效，则OTP存储器将指定地址的数据按照烧写时序写入相应的存储单元，如果读使能端口有效，则OTP存储器将指定地址单元的数据按照读时序读出供CPU等其他模块使用。通常CPU等模块通过OTP控制器间接访问OTP。OTP控制器与OTP连接的端口实现OTP的读写时序，OTP控制器与CPU的端口实现标准的存储器接口。CPU通过OTP控制器读写OTP可以忽略OTP的时序要求，简化了 CPU编程要求。
[0003]要实现对OTP存储器的正常烧写及OTP存储器与CPU等其他模块的正常通信，OTP控制器必须严格按照OTP存储器的读写时序要求进行设计。如何实现OTP型微控制器芯片的程序烧写及测试需求，基于OTP存储器的读写时序规格，不同的芯片设计厂商有不同的实现方法，但最终其芯片在抗干扰性、用户数据安全、测试成本及效率等方面均存在很大的差异。
【实用新型内容】
[0004]本实用新型的目的在于提供一种在抗干扰性、用户数据安全度方面均有优势的一次性可编程型微控制器芯片的存储器控制器。
[0005]为了实现上述实用新型目的，本实用新型公开一种一次性可编程存储器控制器，包括:一解锁电路，该解锁电路接收一电平信号以及一串行数据信号，当该电平信号以及该串行数据信号满足一特定时序时，发送一解锁信号；一指令译码电路，该指令译码电路与该解锁电路连接，当该指令译码电路接收到该解锁信号时，该指令译码电路接收该串行数据信号中的指令码以及一串行时钟信号并执行译码操作；一编程电路，该编程电路与该指令译码电路连接，该编程电路根据该指令译码电路输出的一开始编程信号接收该串行数据信号以及串行时钟信号，并将该串行数据信号中的数据写入该一次性可编程存储器。
[0006]更进一步地，该特定时序指:在大于等于I毫秒的复位时间内，满足:该电平信号为Vl时，该解锁电路连续接收X个脉冲的串行数据信号；该电平信号为V2时，该解锁电路连续接收Y个脉冲的串行数据信号；电平信号为Vl时，该解锁电路连续接收M个脉冲的串行数据信号；该电平信号为V2时，该解锁电路连续接收N个脉冲的串行数据信号；当该V1、V2分别为高电平\低电平，或低电平\高电平，该X、Y、M、N均大于等于I。
[0007]更进一步地，该串行数据信号中的指令码包括:地址设置、数据输入、数据读出、地址加一、开始编程、数据读取模式设置、功能测试模式。
[0008]更进一步地，该编程电路读出该一次性可编程存储器内的数据以检验该数据是否正确。
[0009]更进一步地，该编程电路接收的该串行数据信号包括:s位的二进制的指令编码以及g位的二进制的数据；其中s>l，g为8或16或32。
[0010]更进一步地，将该串行数据信号中的数据写入该一次性可编程存储器具体包括:s位地址设置指令输入+g位地址信号输入；s位数据输入指令输入+g位数据输入；S位一次性可编程存储器工作模式设置指令输入+g位数据读取模式输入(低Z位有效，I ^ z g);S位开始编程指令输入+g位无效数据输入;S位数据读出指令输入+g位数据输出；s位地址加一指令输入，其中s>l，g为8或16或32。
[0011]本实用新型同时公开一种集成电路，用于实现向一次性可编程存储器烧写程序，包括:一高压电平输入端口，用于向该集成电路输入一高压电平信号；一串行时钟输入端口，用于向该集成电路输入一串行时钟信号；一串行数据输入端口，用于向该集成电路输入一串行数据信号；一串行数据输出端口，用于从该集成电路输出一串行数据信号；一高压检测电路与一控制器，该高压检测电路将该高压电平信号转换为一同相位的低压电平信号，该控制器接收该低压电平信号、串行时钟信号以及串行数据信号并根据该低压电平信号、串行时钟信号以及串行数据信号向该一次性可编程存储器烧写程序。
[0012]更进一步地，该控制器包括:一解锁电路，该解锁电路接收该低压电平信号以及一串行数据信号，当该低压电平信号以及该串行数据信号满足一特定时序时，发送一解锁信号；一指令译码电路，该指令译码电路与该解锁电路连接，当该指令译码电路接收到该解锁信号时，该指令译码电路接收该串行数据信号中的指令码以及一串行时钟信号并执行译码操作；一编程电路，该编程电路与该指令译码电路连接，该编程电路根据该指令译码电路输出的一开始编程信号接收该串行数据信号以及串行时钟信号，并将该串行数据信号中的数据写入该一次性可编程存储器。
[0013]更进一步地，该控制器的编程电路将该串行数据信号中的数据写入该一次性可编程存储器后生成一开关信号，该高压检测电路接收该开关信号并生成一高压信号VPPIN，该高压信号VPPIN用于一次性可编程存储器的输入。
[0014]更进一步地，该串行数据信号包括指令码和/或数据。
[0015]更进一步地，该指令码包括:地址设置、数据输入、数据读出、地址加一、开始编程、数据读取模式设置、功能测试模式。
[0016]更进一步地，该指令码为s位的二进制数据，该数据为g位的二进制数据；其中s>l, g 为 8 或 16 或 32。
[0017]更进一步地，该特定时序指:在大于等于I毫秒的复位时间内，满足:该低压电平信号为Vl时，该解锁电路连续接收X个脉冲的串行数据信号；该低压电平信号为V2时，该解锁电路连续接收Y个脉冲的串行数据信号；电平信号为Vl时，该解锁电路连续接收M个脉冲的串行数据信号；该低压电平信号为V2时，该解锁电路连续接收N个脉冲的串行数据信号；当该V1、V2分别为高电平\低电平，或低电平\高电平，该X、Y、M、N均大于等于I。
[0018]更进一步地，该编程电路读出该一次性可编程存储器内的数据，并通过该串行数据输出端口输出以校验其是否编程正确。
[0019]与现有技术相比较，本实用新型中采用PSCK、PSD1、PSDO、VPP四个引脚即可完成OTP型微控制器芯片的程序烧写，该特征相对于采用JTAG接口、完整的SPI接口来说接口数量少，协议简单。相对于UART、I2C等接口，其优势在于电路实现简单、规模小，操作容易。
[0020]本实用新型采用了特定的芯片解锁时序，使芯片的抗干扰性、用户数据安全度增加。否则，在应用环境中，稍有干扰，就有可能使芯片解锁，或者不法分子可非常容易的获取用户在OTP存储器中存储的程序。
[0021]本实用新型所提供的串行数据格式及命令码，可非常容易的完成程序的烧写和校验。
【附图说明】
[0022]关于本实用新型的优点与精神可以通过以下的实用新型详述及所附图式得到进一步的了解。
[0023]图1是本实用新型所述OTP型微控制器芯片的程序烧写及测试电路结构图；
[0024]图2是本实用新型所述OTP型微控制器芯片的OTP控制器内部结构图之一；
[0025]图3是本实用新型所述OTP型微控制器芯片的OTP控制器内部结构图之二 ；