通用空中目标雷达视频回波模拟装置的制造方法

文档序号:10389659阅读:210来源:国知局
通用空中目标雷达视频回波模拟装置的制造方法
【技术领域】
[0001]本实用新型涉及雷达系统的检测或监视装置技术领域,尤其涉及一种通用空中目标雷达视频回波模拟装置。
【背景技术】
[0002]在对雷达进行性能测试时,需要提供空中目标反射的雷达回波,不同型号的雷达测试时所需雷达回波信号的脉宽、周期、相位等特征均不相同。一般会专门针对某一特定型号的雷达开发专用测试设备,产生该型号雷达所需的专用雷达回波信号,增加了雷达测试设备的开发成本和研制周期。
【实用新型内容】
[0003]本实用新型所要解决的技术问题是提供一种通用空中目标雷达视频回波模拟装置,所述装置通过对输入参数的控制,产生脉宽、周期、相位等可变的雷达视频回波,降低测试设备的开发费用,提高测试设备的通用性和可靠性。
[0004]为解决上述技术问题,本实用新型所采取的技术方案是:一种通用空中目标雷达视频回波模拟装置,其特征在于:包括输入控制电路、FPGA以及视频信号输出电路,所述FPGA包括控制信号产生模块、距离同步信号产生模块以及目标视频回波产生模块,所述控制信号产生模块的输出端与所述输入控制电路的控制端连接,所述输入控制电路的输出端分别与所述距离同步信号产生模块的输入端以及目标视频回波产生模块的一个输入端连接,所述距离同步信号产生模块的输出端与目标视频回波产生模块的另一个输入端连接,目标视频回波产生模块的输出端与所述视频信号输出电路的输入端连接;所述控制信号产生模块用于产生输入控制电路正常工作所需要的信号。
[0005]进一步的技术方案在于:所述输入控制电路包括输入开关阵列、电阻阵列、模数转换芯片、可变电位计和缓冲芯片,所述输入开关阵列通过电阻阵列与缓冲芯片的输入端连接,所述可变电位计与模数转换芯片的输入端相连,所述模数转换芯片的输出端与缓冲芯片的输入端连接,所述控制信号产生模块用于产生模数转换芯片正常工作所需要的信号。
[0006]进一步的技术方案在于:所述开关阵列包括4个脉宽控制开关、3个周期控制开关、3个距离方式控制开关以及5个精确距离控制开关;所述电阻阵列包括15个电阻单元;两个可变电位计与两个模数转换芯片配合,分别产生手控距离控制信号和扫描速度控制信号;缓冲器用于数据的缓冲。
[0007]进一步的技术方案在于:所述开关阵列包括若干个一端连接电源,另一端悬空的按压式开关;所述电阻阵列包括与按压式开关个数相同的电阻单元,每个电阻单元包括两个电阻,两个电阻的一端连接后与所述按压式开关的悬空端连接,其中的一个电阻的另一端接地,另一个电阻的另一端与模数转换芯片或缓冲芯片的相应端口连接。
[0008]进一步的技术方案在于:所述模数转换芯片使用ADC0809型模数转换芯片。
[0009]进一步的技术方案在于:所述缓冲芯片使用74HC244型缓冲芯片,包括四个,其中的两个缓冲芯片的输入端与电阻阵列的15个电阻单元连接,另外两个缓冲芯片的输入端与两个模数转换芯片连接。
[0010]进一步的技术方案在于:所述控制信号产生模块包括分频电路、计数器U11、比较器U12-U14和单稳态触发器U15-U16,所述分频电路的输入端以及计数器Ull的Clk端与PFGA的时钟信号端连接,所述分频电路的输出端为所述控制信号产生电路的第一个输出端,用于产生500kHz时钟信号;所述比较器Ul 2的out端与所述计数器Ul I的rst端连接,所述计数器Ull的Q端分别与比较器U12-U14的Data A端连接;所述比较器U13的Out端与单稳态触发器U15的输入端连接,单稳态触发器U15的输出端为所述控制信号产生模块的第二个输出端,用于产生OE控制信号;所述比较器U14的Out端与单稳态触发器U16的输入端连接,单稳态触发器U16的输出端为所述控制信号产生模块的第三个输出端,用于产生START and ALE控制信号。
[0011 ]进一步的技术方案在于:所述目标视频回波产生模块包括计数器U21、比较器U22-U24、单稳态触发器U25-U26、3选I开关U27、回波周期产生电路以及脉冲位置产生电路;所述计数器U21的elk端与PFGA的时钟信号端连接,所述计数器U21的Q端分别与比较器U22-U24的Data A端连接,所述比较器U23的Out端与所述单稳态触发器U25的输入端连接,所述单稳态触发器U25的输出端为所述目标视频回波产生模块的Okm同步信号输出端;所述回波周期产生电路的输出端与所述比较器U22的Data B端以及脉冲位置产生电路的一个输入端连接,脉冲位置产生电路的输出端与比较器U24的Data B端连接,所述比较器U24的Out端与所述单稳态触发器U26的输入端连接,所述单稳态触发器U26的输出端为所述视频回波产生模块的目标视频回波信号输出端;所述回波周期产生电路的输出端与脉冲位置产生电路的一个输入端连接,所述回波周期产生电路的输出端为周期控制信号输出端;所述3选I开关U27的三个输入端分别为手控距离输入端、精确距离输入端、扫描速度输入端,所述3选I开关U27的控制端为距离控制方式输入端,所述3选I开关U27的输出端与脉冲位置产生电路的另一个输入端连接。
[0012]进一步的技术方案在于:所述视频信号输出电路包括运算放大器U6,所述输出电路的一个输入端经电阻R32接运算放大器U6的同相输入端,所述运算放大器U6的反相输入端的第一路经电阻R31接地,第二路经电阻R33接U6的输出端,所述运算放大器U6的7脚接+5V电源,且该脚上并联有滤波电容Cl和C2;所述运算放大器U6的4脚接-5V电源,且该脚上并联有滤波电容C3和C4;所述运算放大器U6的输出端为所述输出电路的输出端,且U6的输出端上并联有电阻RLl。
[0013]进一步的技术方案在于:所述运算放大器U6使用AD817AN型运算放大器。
[0014]采用上述技术方案所产生的有益效果在于:所述装置通过对输入参数的控制,产生脉宽、周期、相位等可变的雷达视频回波,降低测试设备的开发费用,提高测试设备的通用性和可靠性。
【附图说明】
[0015]图1是本实用新型所述装置的原理框图;
[0016]图2是本实用新型中输入开关阵列的原理图;
[0017]图3是本实用新型中电阻阵列的原理图;
[0018]图4是本实用新型中模数转换芯片的原理图;
[0019]图5-图8是本实用新型中缓冲芯片的原理图;
[0020]图9是本实用新型中控制信号产生模块的原理框图;
[0021 ]图10是本实用新型中目标视频回波产生模块的原理框图;
[0022]图11是本实用新型中视频信号输出电路的原理图。
【具体实施方式】
[0023]下面结合本实用新型实施例中的附图,对本实用新型实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本实用新型的一部分实施例,而不是全部的实施例。基于本实用新型中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本实用新型保护的范围。
[0024]在下面的描述中阐述了很多具体细节以便于充分理解本实用新型,但是本实用新型还可以采用其他不同于在此描述的其它方式来实施,本领域技术人员可以在不违背本实用新型内涵的情况下做类似推广,因此本实用新型不受下面公开的具体实施例的限制。
[0025]如图1所示,本实用新型公开了一种通用空中目标雷达视频回波模拟装置,包括输入控制电路、FPGA以及视频信号输出电路,所述FPGA包括控制信号产生模块、距离同步信号产生模块以及目标视频回波产生模块,所述控制信号产生模块的输出端与所述输入端控制电路的控制端连接,所述输入控制电路的输出端分别与所述距离同步信号产生模块的输入端以及目标视频回波产生模块的一个输入端连接,所述距离同步信号产生模块的输出端与目标视频回波产生模块的另一个输入端连接,目标视频回波产生模块的输出端与所述视频信号输出电路的输入端连接。
[0026]所述控制信号产生模块用于产生输入控制电路正常工作所需要的信号;所述输入控制电路用于产生控制参数信号,并将产生的信号输入PFGA的相应模块;所述目标视频回波产生模块接收控制参数信号,根据相应计算规则,产生所需的视频回波信号;所述视频信号输出电路用于将视频回波信号进行放大处理。
[0027]所述输入控制电路用于将控制周期、相位、脉宽和距离方式等参数的信号输入到FPGA。如图2-8所示,所述输入控制电路包括输入开关阵列、电阻阵列、模数转换芯片、可变电位计和缓冲芯片。优选的,所述模数转换芯片可以使用ADC0809型模数转换芯片,所述缓冲芯片可以使用74HC244型缓冲芯片。所述输入开关阵列通过电阻阵列与缓冲芯片的输入端连接,所述可变电位计与模数转换芯片的输入端相连,所述模数转换芯片的输出端与缓冲芯片的输入端连接,所述控制信号产生模块用于产生模数转换芯片正常工作所需要的信号。
[0028]如图2所示,所述开关阵列包括若干个一端连接电源,另一端悬空的按压式开关;如图3所示,所述电阻阵列包括与按压式开关个数相同的电阻单元,每个电阻单元包括两个电阻,两个电阻的一端连接后与所述按压式开关的悬空端连接,其中的一个电阻的另一端接地,另一个电阻的另一端与模数转换芯片或缓冲芯片的相应端口连接。
[0029]进一步的,在本实施例中,所述开关阵列包括4个脉宽控制开关、3个周期控制开关、3个距离方式控制开关以及5个精确距离控制开关;可变电位计与模数转换芯片配合,分别产生手控距离控制信号和扫描速度控制信号;缓冲器用于数据的缓冲,电源电压选用3.3V,以匹配FPGA芯片I/0端口对电压的要求。所述缓冲芯片使用四个,如图5-8所示,其中的两个缓冲芯片的输入端与电阻阵列连接,另外两个缓冲芯片的输入端与模数转换芯片连接。
[0030]所述控制信号产生模块由三部分组成,可产生以下三路信号:一是500kHz时钟信号,通过将FPGA时钟信号分频得到;二是START和ALE信号,其脉宽为5us,周期为30ms;三是OE信号,其脉宽为3ms,与START和ALE信号周期相同,滞后于START和ALE信号24ms产生。
[0031]进一步的,如图9所示,所述控制信号产生模块包括分频电路、计数器U11、比较器1]12-1]14和单稳态触发器1]15-1]16,所述分频电路的输入端以及计数器1]11的(:11^端与??6八的时钟信号端连接,所述分频电路的输出端为所述控制信号产生电路的第一个输出端,用
当前第1页1 2 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1