一种基于计算机主板的复位电路的制作方法
【专利摘要】本实用新型实施例提供了一种基于计算机主板的复位电路，包括控制模块和复位模块，所述复位模块在计算机启动时接收所述控制模块发出的计数清零信号，若在预设时间内未接收到所述计数清零信号，则认为计算机启动卡死，计数自动叠加直至预设阈值时，所述复位模块发送复位信号给计算机的主板，复位并重启计算机，从而解决了主板时常存在启动卡死进不了计算机系统的问题。
【专利说明】
一种基于计算机主板的复位电路
技术领域
[0001]本实用新型涉及复位电路，特别是涉及计算机系统死机自动重启的复位电路。
【背景技术】
[0002]随着信息技术的发展，信息安全越来越受到国家重视，国家迫切的需要开发国产CPU平台的个人电脑和服务器。由于技术、工艺等原因，国产CPU还不成熟，用其研制的主板时常存在启动卡死进不了计算机系统的问题。
【实用新型内容】
[0003]本实用新型目的在于提供一种基于计算机主板的复位电路，旨在解决主板时常存在启动卡死进不了计算机系统的问题。
[0004]本实用新型实施例提供了一种基于计算机主板的复位电路，包括:
[0005]启动模块；
[0006]与所述启动模块相连接，在所述启动模块启动计算机时，发送计数清零信号的控制丰旲块;
[0007]与所述控制模块相连接，如果在预设时间内未接收到所述计数清零信号，则计数自动叠加直至预设阈值，并发送复位信号给计算机的主板，重新启动计算机的复位模块；
[0008]其中，所述复位模块包括一复位芯片U2，所述复位芯片U2包括:
[0009 ] 第二开启端on、第二关闭端of f、接收端Rec和复位端RESET ；
[00?0]所述第二开启端on、第二关闭端off和接收端Rec同时接所述控制模块，所述复位端RESET接所述主板。
[0011]上述结构中，所述预设时间为Is_3s。
[0012]上述结构中，所述复位电路还包括:
[0013]同时与所述启动模块和复位模块相连接，对所述启动模块发出的启动信号和复位模块发出的复位信号进行相与并发送信号给所述主板的与门模块。
[0014]上述结构中，所述复位电路还包括:
[0015]与所述启动模块相连接，对整个复位电路进行供电的电源模块。
[0016]上述结构中，所述控制模块包括一控制芯片Ul，所述控制芯片Ul包括:
[0017]第一开启端0N、第一关闭端OFF、发送端GP1和第二控制端1/02;
[0018]所述第一开启端0N、第一关闭端OFF和发送端GP1分别接所述复位芯片Ul的第二开启端on、第二关闭端off和接收端Rec,所述第二控制端1/02接所述启动模块。
[0019]上述结构中，所述与门模块包括一与门芯片U3，所述与门芯片U3包括:
[0020]第一相与端andl、第二相与端and2和控制端CtrI ；
[0021]所述第一相与端andl接所述复位芯片U2的复位端RESET，所述第二相与端and2接所述启动模块，所述控制端Ctr I接所述主板。
[0022]上述结构中，所述启动模块包括一启动芯片U4，所述启动芯片U4包括:
[0023]启动端START、电源端Bat-VCC和第一控制端1/01 ；
[0024]所述启动端START接所述与门芯片U3的第二相与端and2，所述电源端Bat-VCC接所述电源模块，所述第一控制端1/01接所述控制芯片Ul的第二控制端1/02。
[0025]上述结构中，所述电源模块包括:
[0026]直流电源VCC;
[0027]所述直流电源VCC接所述启动芯片U4的电源端Bat-vcc。
[0028]本实用新型实施例提供了一种基于计算机主板的复位电路，包括控制模块和复位模块，所述复位模块在计算机启动时接收所述控制模块发出的计数清零信号，若在预设时间内未接收到所述计数清零信号，则认为计算机启动卡死，计数自动叠加直至预设阈值时，所述复位模块发送复位信号给计算机的主板，复位并重启计算机，从而解决了主板时常存在启动卡死进不了计算机系统的问题。
【附图说明】
[0029]图1为本实用新型一实施例一种基于计算机主板的复位电路的模块结构示意图；
[0030]图2为本实用新型一实施例一种基于计算机主板的复位电路的电路连接结构示意图；
[0031]图3为本实用新型另一实施例一种基于计算机主板的复位电路的模块结构示意图；
[0032]图4为本实用新型另一实施例一种基于计算机主板的复位电路的电路连接结构示意图。
【具体实施方式】
[0033]为了使本实用新型要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。
[0034]图1示出了本实用新型一实施例一种基于计算机主板的复位电路的模块结构，为了便于说明，仅示出了与本实用新型实施例相关的部分。
[0035]本实用新型实施例提供了一种基于计算机主板的复位电路，包括:
[0036]启动模块104;
[0037]与所述启动模块104相连接，在所述启动模块104启动计算机时，发送计数清零信号的控制模块101;
[0038]与所述控制模块101相连接，如果在预设时间内未接收到所述计数清零信号，则计数自动叠加直至预设阈值，并发送复位信号给计算机的主板，重新启动计算机的复位模块102。
[0039]作为本实用新型一实施例，所述预设时间为ls-3s。
[0040]作为本实用新型一实施例，所述复位电路还包括:
[0041 ]与所述启动模块104相连接，对整个复位电路进行供电的电源模块105。
[0042]图2示出了本实用新型一实施例提供的一种基于计算机主板的复位电路的电路连接结构，为了便于说明，仅示出了与本实用新型实施例相关的部分。
[0043]作为本实用新型一实施例，所述复位模块102包括一复位芯片U2，所述复位芯片U2包括:
[0044]第二开启端on、第二关闭端of f、接收端Rec和复位端RESET ；
[0045]所述第二开启端on、第二关闭端off和接收端Rec同时接所述控制模块101，所述复位端RESET接所述主板。在本实施例中，复位芯片U2采用了型号MAX6369的看门狗芯片，当然，复位芯片的型号不做限定，只要能达到与本实施例复位芯片U2所述的功能作用亦可。
[0046]作为本实用新型一实施例，所述控制模块101包括一控制芯片Ul，所述控制芯片Ul包括:
[0047]第一开启端0N、第一关闭端0FF、发送端GP1和第二控制端1/02;
[0048]所述第一开启端0N、第一关闭端OFF和发送端GP1分别接所述复位芯片Ul的第二开启端on、第二关闭端off和接收端Rec，所述第二控制端1/02接所述启动模块104。在本实施例中，控制芯片Ul采用了型号FT1500A的飞腾CPU芯片，当然，控制芯片的型号不做限定，只要能达到与本实施例控制芯片Ul所述的功能作用亦可。
[0049]作为本实用新型一实施例，所述启动模块104包括一启动芯片U4，所述启动芯片U4包括:
[0050]启动端START、电源端Bat-VCC和第一控制端1/01 ；
[0051 ] 所述启动端START接所述与门芯片U3的第二相与端and2，所述电源端Bat-VCC接所述电源模块，所述第一控制端1/01接所述控制芯片Ul的第二控制端1/02。在本实施例中，启动芯片U4采用了型号CPLD的启动芯片，当然，启动芯片的型号不做限定，只要能达到与本实施例启动芯片U4所述的功能作用亦可。
[0052]作为本实用新型一实施例，所述电源模块包括:
[0053]直流电源VCC;
[0054]所述直流电源VCC接所述启动芯片U4的电源端Bat-vcc。
[0055]图3示出了本实用新型另一实施例一种基于计算机主板的复位电路的模块结构，为了便于说明，仅示出了与本实用新型实施例相关的部分。
[0056]本实用新型另一实施例提供了一种基于计算机主板的复位电路，包括:
[0057]启动模块204;
[0058]与所述启动模块204相连接，在所述启动模块204启动计算机时，发送计数清零信号的控制模块201;
[0059]与所述控制模块201相连接，如果在预设时间内未接收到所述计数清零信号，则计数自动叠加直至预设阈值，并发送复位信号给计算机的主板，重新启动计算机的复位模块202。
[0060]作为本实用新型另一实施例，所述预设时间为ls-3s。
[0061]作为本实用新型另一实施例，所述复位电路还包括:
[0062]同时与所述启动模块204和复位模块202相连接，对所述启动模块202发出的启动信号和复位模块发出的复位信号进行相与并发送信号给所述主板的与门模块203。
[0063]作为本实用新型另一实施例，所述复位电路还包括:
[0064]与所述启动模块204相连接，对整个复位电路进行供电的电源模块205。
[0065]图4示出了本实用新型另一实施例提供的一种基于计算机主板的复位电路的电路连接结构，为了便于说明，仅示出了与本实用新型实施例相关的部分。
[0066]作为本实用新型另一实施例，所述复位模块202包括一复位芯片U2，所述复位芯片U2包括:
[0067]第二开启端on、第二关闭端off、接收端Rec和复位端RESET;
[0068]所述第二开启端on、第二关闭端off和接收端Rec同时接所述控制模块201，所述复位端RESET接所述主板。在本实施例中，复位芯片U2采用了型号MAX6369的看门狗芯片，当然，复位芯片的型号不做限定，只要能达到与本实施例复位芯片U2所述的功能作用亦可。
[0069]作为本实用新型另一实施例，所述控制模块201包括一控制芯片Ul，所述控制芯片Ul包括:
[0070]第一开启端0N、第一关闭端OFF、发送端GP1和第二控制端1/02;
[0071]所述第一开启端0N、第一关闭端OFF和发送端GP1分别接所述复位芯片Ul的第二开启端on、第二关闭端off和接收端Rec，所述第二控制端1/02接所述启动模块204。在本实施例中，控制芯片Ul采用了型号FT1500A的飞腾CPU芯片，当然，控制芯片的型号不做限定，只要能达到与本实施例控制芯片Ul所述的功能作用亦可。
[0072]作为本实用新型另一实施例，所述与门模块203包括一与门芯片U3，所述与门芯片U3包括:
[0073]第一相与端andl、第二相与端and2和控制端Ctrl ；
[0074]所述第一相与端andl接所述复位芯片U2的复位端RESET，所述第二相与端and2接所述启动模块，所述控制端Ctrl接所述主板。在本实施例中，与门芯片U3采用了型号74LVC1G08的与门芯片，当然，与门芯片的型号不做限定，只要能达到与本实施例与门芯片U3所述的功能作用亦可。
[0075]作为本实用新型另一实施例，所述启动模块204包括一启动芯片U4，所述启动芯片U4包括:
[0076]启动端START、电源端Bat-VCC和第一控制端1/01 ；
[0077]所述启动端START接所述与门芯片U3的第二相与端and2，所述电源端Bat-VCC接所述电源模块，所述第一控制端1/01接所述控制芯片Ul的第二控制端1/02。在本实施例中，启动芯片U4采用了型号CPLD的启动芯片，当然，启动芯片的型号不做限定，只要能达到与本实施例启动芯片U4所述的功能作用亦可。
[0078]作为本实用新型另一实施例，所述电源模块包括:
[0079]直流电源VCC;
[0080 ] 所述直流电源VCC接所述启动芯片U4的电源端Bat-vcc。
[0081]本实用新型另一实施例提供的一种基于计算机主板的复位电路的工作原理为:
[0082]首先，开启电源模块，对所述复位电路供电，接着通过启动模块启动计算机，在启动过程中，启动芯片U4通过启动端START发送高电平的启动信号给与门芯片U3，同时控制芯片Ul会通过发送端GP1输出计数清零信号WDI给复位芯片U2，复位芯片U2跑完上电时序便开始接收此信号，若在规定的时间内即3s-5s的时间内没有接收到所述计数清零信号，则认为计算机已卡死，计数自动叠加至预设阈值，此时复位芯片Ul输出低电平的复位信号WDO给与门芯片U3，由于复位信号WDO是低电平，与高电平的启动信号相与之后通过控制端Ctrl输出低电平的SYS_RSTn信号给计算机的主板，复位并重启计算机。而在一实施例中，由于没有与门模块，则复位芯片Ul输出低电平的复位信号WDO是直接给所述计算机的主板，复位并重启计算机。
[0083]综上所述，本实用新型实施例提供了一种基于计算机主板的复位电路，包括控制模块和复位模块，所述复位模块在计算机启动时接收所述控制模块发出的计数清零信号，若在预设时间内未接收到所述计数清零信号，则认为计算机启动卡死，计数自动叠加直至预设阈值时，所述复位模块发送复位信号给计算机的主板，复位并重启计算机，从而解决了主板时常存在启动卡死进不了计算机系统的问题。本实用新型实施例实现简单，不需要增加额外的硬件，可有效降低成本，具有较强的易用性和实用性。
[0084]以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型的保护范围之内。
【主权项】
1.一种基于计算机主板的复位电路，其特征在于，包括: 启动t吴块； 与所述启动模块相连接，在所述启动模块启动计算机时，发送计数清零信号的控制模块； 与所述控制模块相连接，如果在预设时间内未接收到所述计数清零信号，则计数自动叠加直至预设阈值，并发送复位信号给计算机的主板，重新启动计算机的复位模块； 其中，所述复位模块包括一复位芯片U2，所述复位芯片U2包括: 第二开启端on、第二关闭端off、接收端Rec和复位端RESET; 所述第二开启端on、第二关闭端off和接收端Rec同时接所述控制模块，所述复位端RESET接所述主板。2.如权利要求1所述的一种基于计算机主板的复位电路，其特征在于，所述预设时间为ls_3s03.如权利要求2所述的一种基于计算机主板的复位电路，其特征在于，所述复位电路还包括: 同时与所述启动模块和复位模块相连接，对所述启动模块发出的启动信号和复位模块发出的复位信号进行相与并发送信号给所述主板的与门模块。4.如权利要求3所述的一种基于计算机主板的复位电路，其特征在于，所述复位电路还包括: 与所述启动模块相连接，对整个复位电路进行供电的电源模块。5.如权利要求4所述的一种基于计算机主板的复位电路，其特征在于，所述控制模块包括一控制芯片Ul，所述控制芯片Ul包括: 第一开启端0N、第一关闭端OFF、发送端GP1和第二控制端1/02; 所述第一开启端0N、第一关闭端OFF和发送端GP1分别接所述复位芯片Ul的第二开启端on、第二关闭端of f和接收端Rec，所述第二控制端1/02接所述启动模块。6.如权利要求5所述的一种基于计算机主板的复位电路，其特征在于，所述与门模块包括一与门芯片U3，所述与门芯片U3包括: 第一相与端andl、第二相与端and2和控制端Ctrl ； 所述第一相与端andl接所述复位芯片U2的复位端RESET，所述第二相与端and2接所述启动模块，所述控制端Ctr I接所述主板。7.如权利要求6所述的一种基于计算机主板的复位电路，其特征在于，所述启动模块包括一启动芯片U4，所述启动芯片U4包括: 启动端START、电源端Bat-VCC和第一控制端1/01 ； 所述启动端START接所述与门芯片U3的第二相与端and2，所述电源端Bat-VCC接所述电源模块，所述第一控制端1/01接所述控制芯片Ul的第二控制端1/02。8.如权利要求7所述的一种基于计算机主板的复位电路，其特征在于，所述电源模块包括: 直流电源VCC; 所述直流电源VCC接所述启动芯片U4的电源端Bat-VCC。
【文档编号】G06F1/24GK205485897SQ201620129993
【公开日】2016年8月17日
【申请日】2016年2月19日
【发明人】吕玉平, 倪国平, 石明, 王飞舟, 林俊
【申请人】深圳中电长城信息安全系统有限公司