一种基于fpga的以太网mac层可靠数据传输装置的制造方法
【专利摘要】一种基于FPGA的以太网MAC层可靠数据传输装置，属于数据传输装置领域，包括包解析及过滤模块、包封装模块、链路控制模块、数据接收模块和数据发送模块；所述包解析及过滤模块分别与链路控制模块和数据接收模块相电连接；所述包封装模块分别与链路控制模块和数据发送模块相电连接。通过FPGA平台来直接控制MAC层完成数据的传输，直接对FPGA MAC IP核进行读写操作，同时通过在数据发送模块中加入数据重传管理模块来保障数据的正确性，简单高效的实现了数据的高效传输，提高了带宽，且结构简单，易于推广应用。
【专利说明】
一种基于FPGA的以太网MAC层可靠数据传输装置
技术领域
[0001]本实用新型属于数据传输装置领域，尤其涉及一种基于FPGA的以太网MAC层可靠数据传输装置。
【背景技术】
[0002]在互联网技术迅速发展的背景下，基于以太网的数据传输通信技术已得到广泛应用，但是当前以太网数据传输大多数由DSP或ARM来完成，由于DSP或ARM实现以太网的带宽利用率比较低，不能够满足现在大量数据的传输需求，已无法满足大数据高带宽数据的传输。
【发明内容】
[0003]本实用新型旨在解决上述问题，提供一种简单高效的基于FPGA的以太网MAC层可靠数据传输装置。
[0004]本实用新型所述的一种基于FPGA的以太网MAC层可靠数据传输装置，包括包解析及过滤模块、包封装模块、链路控制模块、数据接收模块和数据发送模块;所述包解析及过滤模块分别与链路控制模块和数据接收模块相电连接;所述包封装模块分别与链路控制模块和数据发送模块相电连接；
[0005]包解析及过滤模块用于接收MAC层数据包，根据MAC地址和协议号解析和过滤数据；
[0006]数据接收模块用于完成数据包的解析以及数据正确性的验证；
[0007]包封装模块用于对数据包按照定义的格式进行封装。
[0008]本实用新型所述的基于FPGA的以太网MAC层可靠数据传输装置，所述数据接收模块包括并联的接收数据错误控制模块、接收数据缓冲模块和接收数据应答包模块。
[0009]本实用新型所述的基于FPGA的以太网MAC层可靠数据传输装置，所述数据发送模块包括并联的发送数据控制模块、发送数据缓冲模块和发送数据重传管理模块。
[0010]本实用新型所述的基于FPGA的以太网MAC层可靠数据传输装置，所述发送数据重传管理模块包括发送包计数器和发送帧计数器。
[0011]本实用新型所述的基于FPGA的以太网MAC层可靠数据传输装置，通过FPGA平台来直接控制MAC层完成数据的传输，直接对FPGA MAC IP核进行读写操作，同时通过在数据发送模块中加入数据重传管理模块来保障数据的正确性，简单高效的实现了数据的高效传输，提高了带宽，且结构简单，易于推广应用。
【附图说明】
[0012]图1为本实用新型所述数据传输装置的结构示意框图；
[0013]图2为本实用新型所述的数据接收模块结构示意框图；
[0014]图3为本实用新型所述的数据发送模块结构示意框图；
[0015]图4为本实用新型所述的数据重传机制的流程示意图。
【具体实施方式】
[0016]本实用新型所述的一种基于FPGA的以太网MAC层可靠数据传输装置，如图1所示，包括包解析及过滤模块、包封装模块、链路控制模块、数据接收模块和数据发送模块;所述包解析及过滤模块分别与链路控制模块和数据接收模块相电连接;所述包封装模块分别与链路控制模块和数据发送模块相电连接;包解析及过滤模块和包封装模块通过MAC IP与以太网PHY芯片相连接;如图2所示，所述数据接收模块包括并联的接收数据错误控制模块、接收数据缓冲模块和接收数据应答包模块。如图3所示，所述数据发送模块包括并联的发送数据控制模块、发送数据缓冲模块和发送数据重传管理模块。数据接收模块和数据发送模块均采用将多个模块并行设置的方式，可以便于多个模块同时进行数据的处理工作，提高效率;所述发送数据重传管理模块包括发送包计数器和发送帧计数器。
[0017]实施例，与PC机进行数据传输前先通过链路控制模块进行建立链接操作，等链接建立成功后再进行数据及命令操作，操作完成后再进行关闭链接操作。包解析及过滤模块主要完成接收MAC层数据包，根据MAC地址和协议号解析和过滤数据，将数据包送到数据接收模块，命令包通过用户接口直接送给用户操作；用户接口中数据接口为通用的FIFO接口，命令接口根据实际情况自定义即可。数据接收模块完成数据包的解析以及数据正确性的验证，先把接收的数据缓存起来，然后根据接收数据的包编号和包长度判断本次传输是否正确，如果正确则向PC机发送接收正确应答包，同时把数据传给用户，如果错误则向PC机发送接收错误应答包同时清空缓存区。
[0018]包封装模块完成对于命令包，链接包，数据包按照定义的格式封装，并且完成包与包之间的仲裁处理。如图4所示，用户数据先送到发送数据缓冲区，数据发送模块读取数据缓冲区数据，加入包头信息，包括包计数器和帧计数器等，再按固定的长度依次发送数据，直到一帧数据发送完成，然后等待PC机应答，如果PC机收到数据正确则清空缓冲区，通知用户可以继续写数据，如果PC机收到的数据错误则帧计数器不累加，重新读取接收数据缓冲器上次发送的数据重新发送，直到发送成功或者PC机中止发送为止。
【主权项】
1.一种基于FPGA的以太网MAC层可靠数据传输装置，其特征在于:包括包解析及过滤模块、包封装模块、链路控制模块、数据接收模块和数据发送模块;所述包解析及过滤模块分别与链路控制模块和数据接收模块相电连接;所述包封装模块分别与链路控制模块和数据发送模块相电连接； 包解析及过滤模块用于接收MAC层数据包，根据MAC地址和协议号解析和过滤数据； 数据接收模块用于完成数据包的解析以及数据正确性的验证； 包封装模块用于对数据包按照定义的格式进行封装。2.根据权利要求1所述的基于FPGA的以太网MAC层可靠数据传输装置，其特征在于:所述数据接收模块包括并联的接收数据错误控制模块、接收数据缓冲模块和接收数据应答包丰旲块。3.根据权利要求2所述的基于FPGA的以太网MAC层可靠数据传输装置，其特征在于:所述数据发送模块包括并联的发送数据控制模块、发送数据缓冲模块和发送数据重传管理模块。4.根据权利要求3所述的基于FPGA的以太网MAC层可靠数据传输装置，其特征在于:所述发送数据重传管理模块包括发送包计数器和发送帧计数器。
【文档编号】H04L29/08GK205490617SQ201521118804
【公开日】2016年8月17日
【申请日】2015年12月30日
【发明人】付小伟
【申请人】西安奇维科技股份有限公司