专利名称：基于fpga的以太网伺服接口电路的制作方法
技术领域：
本实用新型涉及以太网技术，具体地说，是涉及一种基于现场可编程逻 辑门阵列(FPGA)的以太网伺月l接口电路。
背景技术：
目前有多种用于提供实时功能的以太网方案，比如其中一种是通过较高 级的协议层禁止载波监听多路访问/冲突检测(CSMA/CD)存取过程，并使 用时间片或轮询过程来取代它。还有一些方案使用专用交换机，并釆用精确 的时间控制方式分配以太网数据包。
尽管目前的这些解决方案能够较快、较准确地将数据包传送到所连接的 以太网节点，但带宽的利用率较低，特别是对于典型的自动化设备。因为即 使对于非常小的数据量，也必须发送一个完整的以太网帧。而且，重新定向 到驱动控制器，以及读取输入数据所需的时间还受制于执行方式。通常还需 要使用一条子总线，特别是在模块化输入/输出(I/O)系统中，通过同步子 总线来加快传输速度，但是这样的同步将无可避免地引起通讯总线传输的延 迟。
实用新型内容
本实用新型所要解决的技术问题是在于需要提供一种基于FPGA的以 太网伺服接口电路，以减少通讯总线传输的延迟。
为了解决上述技术问题，本实用新型提供了一种基于FPGA的以太网伺 服接口电^各，包4舌
输入接口， 4妄收发送到本站的导艮文；
读取模块，与所述输入接口相连，从所述报文中读取控制本站的数据； 处理模块，与所述读取模块相连，对所述控制本站的数据进行处理，得到处理结果；
插入模块，与所述读取模块及处理模块相连，将所述处理结果插入到所 述读取之后的报文中，产生本站报文；
输出接口，与所述插入模块相连，发送所述本站报文。
优选地，所述插入模块，进一步将本站的输入数据插入到所述读取之后 的报文中。
为了解决上述技术问题，本实用新型还提供了 一种以太网主从控制系 统，包括主站设备及若干从站设备，所述主站设备发出的报文，依次经过级 联的所述若干从站设备，并经所述若干从站设备的处理后，由最后一级的从 站设备反馈给所述主站设备，其中所述若干从站设备包含基于现场可编程逻 辑门阵列的伺服接口电路。
优选地，所述/人站i殳备，包括
输入接口， 4娄收发送到本站的报文；
读取模块，与所述输入接口相连，从所述输入接口接收的报文中读取控 制本站的数据；
处理模块，与所述读取模块相连，对所述控制本站的数据进行处理，得 到处理结果；
插入模块，与所述读取模块及处理模块相连，将所述处理结果插入到所 述读取之后的报文中，产生本站报文；
输出接口，与所述插入模块相连，发送所述本站报文。
优选地，所述插入冲莫块，进一步将本站的输入数据插入到所述读取之后 的报文中。
优选地，所述主站设备以及所述若干级乂人站i殳备之间的通讯4妻口相同。
与现有技术相比，本实用新型通过硬件实现数据传输，与协议堆栈软件 的实时运行系统和处理器性能无关。除了符合主站/从站原理的数据交换外， 还非常适用于控制器之间(从站/从站)的通讯。可自由编址的过程数据网 络变量以及各种参数化、诊断、编程和远程控制服务，可以满足众多要求。 采用本实用新型的技术方案后，巨大的带宽资源可以使状态数据与任何数据 进行并行传输，减小了输出编址的延迟。
图1是本实用新型中基于FPGA的以太网伺服接口电路一 实施例的组成 示意图。
图2是采用如图1所示基于FPGA的以太网伺月良接口电路的主从控制系 统一 实施例的组成示意图。
具体实施方式
为使本实用新型的目的、技术方案和优点更加清楚，
以下结合附图对本 实用新型作进一 步地详细说明。
图1为本实用新型中基于FPGA的以太网伺服接口电路一实施例的组成 示意图。该基于FPGA的以太网伺服接口电路实施例基于现场可编程逻辑门 阵列(FPGA)实现，如图l所示，该基于FPGA的以太网伺服接口电路实 施例主要包括输入接口 110、读取模块120、插入模块140及输出接口 150, 其中
输入接口 110,接收上一级设备发送到本站的报文；
读取模块120,与输入接口 IIO相连，从接收的报文中读取用于控制本 站的数据(也即报文中目的地为本站的数据)；
处理模块130,与读取才莫块120相连，对读取4莫块120所读取的用于控 制本站的数据进行处理，得到处理结果；
插入模块140，与读取模块120及处理模块130相连，将处理模块130 得到的处理结果以及本站欲要发出的输入数据，插入到上述读取操作之后的 报文中，产生本站报文；如果本站没有输入数据，则只将处理模块130得到 的处理结果插入到^J艮文中；
输出接口 150，与插入模块140相连，将本站报文发送出去。
图2为采用如图1所示基于FPGA的以太网伺服接口电路实施例的一以 太网主从控制系统实施例的组成示意图。如图2所示，该主从控制系统实施 例中，包含一主站设备200， 一第一从站设备210、 一第二从站设备220及 一第三从站设备230，各从站设备均包含基于FPGA的伺服接口电路，其中主站设备200，与第一从站设备210及第三从站设备230相连，向第一 从站设备发送报文；
第一从站设备210,与主站设备200及第二从站设备220相连，接收主 站设备200发送的报文，从中读取用于控制本站的数据(也即目的地为第一 从站设备210的数据)，并对用于控制本站的数据进行处理，得到处理结果； 然后将该处理结果以及本站欲要发出的输入数据插入到报文中，产生本站报 文发送给第二从站设备220;如果本站没有输入数据，则只插入该处理结果；
第二从站设备220,与第一从站设备210及第三从站设备230相连，接 收笫一从站设备210发送的报文，从中读取用于控制本站的数据(也即目的 地为第二从站设备220的数据)，并对用于控制本站的数据进行处理，得到 处理结果；然后将该处理结果以及本站欲要发出的输入数据插入到报文中， 产生本站报文发送给第三从站设备230;如果本站没有输入数据，则只插入 该处理结果；
第三从站设备230,与第二从站设备220及主站设备200相连，接收第 二从站设备220发送的报文，从中读取用于控制本站的数据(也即目的地为 笫三从站设备230的数据)，并对用于控制本站的数据进行处理，得到处理 结果；然后将该处理结果插入到报文中，产生本站报文发送给主站设备200; 由于第三从站设备230是该主从控制系统中最后一级从站设备，因此将处理 结果通过报文反馈给主站设备即可，也即在本主从控制系统实施例的最后一 级从站设备，没有输入数据插入到报文中。
图2示出的主从控制系统实施例，以太网数据包从主站设备200发出， 经过从第一设备210传输给第二从站设备220，再经由第二从站设备220传 输给第三从站设备230,最后经第三从站设备230返回到主站设备200,也 即从主站设备发出报文后，依次经过级联的若干从站设备，并经该若干从站 设备的处理后，由最后一级从站设备反馈到该主站设备。当第一从站设备 210收到主站设备200发出的以太网数据包后，自动地将数据包发送到第二 从站设备220,其间对数据包的读写延迟仅为数纳秒，第二从站设备220收 到第 一从站设备210发出的以太网数据包后，传输给第三从站设备230的读 写延迟，也仅为数纳秒。由于数据包不断地在从站设备之间传递，因此数据 可以同时存在于数个设备上。本实用新型的技术方案，通过硬件实现数据传输，与协议堆栈软件的实 时运行系统和处理器性能无关。除了符合主站/从站原理的数据交换外，还 非常适用于控制器之间(从站/从站)的通讯。可自由编址的过程数据网络 变量以及各种参数化、诊断、编程和远程控制服务，可以满足众多要求。用 于主站/从站和从站/从站通讯的lt据接口是相同的。
利用本实用新型的技术方案，可以实现用传统现场总线系统所无法提供 的控制方案，通过总线也可以形成超高速控制回路。现有技术需要本地专用 硬件支持的功能，采用本实用新型的技术方案后，可通过软件来加以映射。 而且，采用本实用新型的技术方案后，巨大的带宽资源可以使状态数据与任 何数据进行并行传输。
这种网络性能优势在有相对中等的计算能力的小型控制器中较为明显。 以太网数据包的高速循环，可以在若干个控制循环之间(由控制器组成的循 环)完成。因此，控制器总有可用的最新输入数据，减小了输出编址的延迟。 在无需增强本身计算能力的基础上，控制器的响应行为得到显著改善。
FPGA以太网电路突破了其它以太网解决方案的这些系统限制不必再 像从前那样在每个连接点接收以太网数据包，然后进行解码并复制为过程数 据。当帧通过每一个设备(包括底层端子设备)时，从站控制器读取对于该 设备十分重要的数据。同样，输入数据可以在报文通过时插入至报文中。在 帧被传递(仅被延迟几位)过去的时候，从站会识别出相关命令，并进行 处理。此过程是在从站控制器中通过硬件实现的，因此与协议堆栈软件的实 时运行系统或处理器性能无关。网段中的最后一级从站将经过充分处理的报 文返回，这样该才艮文就作为 一个响应才艮文由该最后一级从站返回到主站。
虽然本实用新型所揭露的实施方式如上，但所述的内容只是为了便于理 解本实用新型而采用的实施方式，并非用以限定本实用新型。任何本实用新
型所属技术领域内的技术人员，在不脱离本实用新型所揭露的精神和范围的 前提下，可以在实施的形式上及细节上作任何的修改与变化，但本实用新型 的专利保护范围，仍须以所附的权利要求书所界定的范围为准。
权利要求1、一种基于FPGA的以太网伺服接口电路，其特征在于，包括输入接口，接收发送到本站的报文；读取模块，与所述输入接口相连，从所述报文中读取控制本站的数据；处理模块，与所述读取模块相连，对所述控制本站的数据进行处理，得到处理结果；插入模块，与所述读取模块及处理模块相连，将所述处理结果插入到所述读取之后的报文中，产生本站报文；输出接口，与所述插入模块相连，发送所述本站报文。
2、 如权利要求l所述的电路，其特征在于所述插入模块，进一步将本站的输入数据插入到所述读取之后的报文中。
3、 一种以太网主从控制系统，包括主站设备及若干从站设备，其特征 在于，所述主站设备发出的报文，依次经过级联的所述若干从站设备，并经 所述若干从站设备的处理后，由最后一级的从站设备反馈给所述主站设备， 其中所述若干从站设备包含基于FPGA的伺服接口电路。
4、 如权利要求3所述的以太网主从控制系统，其特征在于，所述从站 设备，包括输入接口 ，接收发送到本站的报文；读取才莫块，与所述输入接口相连，从所述输入接口接收的报文中读取控 制本站的数据；处理^t块，与所述读取模块相连，对所述控制本站的数据进行处理，得 到处理结果；插入模块，与所述读取模块及处理模块相连，将所述处理结果插入到所 述读取之后的报文中，产生本站报文；输出接口，与所述插入模块相连，发送所述本站报文。
5、 如权利要求4所述的以太网主从控制系统，其特征在于所述插入模块，进一步将本站的输入数据插入到所述读取之后的报文中。
6、 如权利要求3所述的以太网主从控制系统，其特征在于所述主站i殳备以及所述若干级/人站i免备之间的通讯^接口相同。
专利摘要本实用新型公开了一种基于FPGA的以太网伺服接口电路，以及一种以太网主从控制系统，以减少通讯总线传输的延迟；其中该基于FPGA的以太网伺服接口电路包括输入接口，接收发送到本站的报文；读取模块，从所述报文中读取控制本站的数据；处理模块，对所述控制本站的数据进行处理，得到处理结果；插入模块，将所述处理结果插入到所述读取之后的报文中，产生本站报文；输出接口，发送所述本站报文；本实用新型通过硬件实现数据传输，与协议堆栈软件的实时运行系统和处理器性能无关；可以使状态数据与任何数据进行并行传输，减小了输出编址的延迟。
文档编号H04L12/28GK201409144SQ200920107680
公开日2010年2月17日 申请日期2009年5月6日 优先权日2009年5月6日
发明者项久鹏, 军 高 申请人:北京超同步科技有限公司