技术编号：10044
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本实用新型属于半导体集成电路技术领域，是一种高压MOS集成电路。在高压NMOS器件组成的高压NMOS集成电路中，由于高压NMOS器件常常出现负阻击穿现象，因而使NMOS器件的安全工作区和可靠性受到了很大的限制。国际上采用外延衬底材料减小衬底电阻，或者采用“屏蔽源”的源结构抑制寄生双极晶体管激活，使负阻击穿受到抑制。由于“屏蔽源”结构的高压NMOS器件需要单独光刻，用离子注入形成漏漂移区，用双离子注入形成源区为N＋／P＋形式的“屏蔽源”结构，用P＋层减小寄生双极晶体管N＋发射区的发射效率，从而减小寄生双极晶体管的电流...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。