专利名称:双栅形高压mos集成电路的制作方法
本实用新型属于半导体集成电路技术领域：
，是一种高压MOS集成电路。
在高压NMOS器件组成的高压NMOS集成电路中，由于高压NMOS器件常常出现负阻击穿现象，因而使NMOS器件的安全工作区和可靠性受到了很大的限制。国际上采用外延衬底材料减小衬底电阻，或者采用“屏蔽源”的源结构抑制寄生双极晶体管激活，使负阻击穿受到抑制。由于“屏蔽源”结构的高压NMOS器件需要单独光刻，用离子注入形成漏漂移区，用双离子注入形成源区为N＋／P＋形式的“屏蔽源”结构，用P＋层减小寄生双极晶体管N＋发射区的发射效率，从而减小寄生双极晶体管的电流放大系数，因而工艺复杂性增大，成本提高(Wahaumi，“A Highly Reliable 16 Qutput High Voltage NMOS／CMOS logic IC With Shielded Source Structure”Tech.Dig.of IEDM，1983，P416)。
本实用新型的目的在于研制一种结构简单、可采用常规工艺制备的能抑制负阻击穿的高压MOS集成电路。
本实用新型由n个相同的高压NMOS器件组成，其特征在于高压NMOS器件采用双栅型结构，即由一个低压NMOS管和一个高压NMOS管串联。低压NMOS管的源与衬底相联，低压NMOS管的漏区和高压NMOS管的源区为公共区，高压NMOS管的漏区为漂移区。双栅型高压MOS集成电路可根据需要确定集成器件的数目，一般取n＝(1～20)个相同的高压NMOS器件构成，所有器件的源端S用铝线连在一起；双栅高压NMOS器件的两个栅极接相同电位，使寄生双极晶体管的有效基区宽度增大，从而减小了寄生双极晶体管的电流放大系数，抑制了寄生双极晶体管的激活，以致避免了负阻击穿现象的发生，如果器件的两个栅极不接在相同电位上，则可以分别控制和调节两个串联NMOS管的工作状态，构成逻辑“与”的功能。为了提高击穿电压，通常采用源场极板结构，即把源的铝电极通过SiO2隔离而延伸到N阱的上面。此种结构也同样适用于高压PMOS集成电路。
本实用新型采用双栅结构，增大寄生双极晶体管的有效基区宽度抑制负阻击穿，其结构简单，可用标准N阱CMOS工艺制备，而不需要增加其它专门的工艺步骤。在输出电流和寄生双极晶体管的有效基区宽度相同的条件下，采用相同的设计规则可使双栅结构器件的面积远小于单栅型的高压NMOS器件的面积。本实用新型可在等离子体显示、场致发光、打印和复印执行机构等自动控制和测量系统中作为驱动器而得到广泛应用。
图1为本实用新型的电路原理示意图，S1至Sn、D1至Dn和G1至Gn分别为n个MOS器件的源极、漏极和栅极，n个器件的源极可以连在一起并接地。
图2为本实用新型的双栅型高压NMOS器件剖面示意图，S为源极，D为漏极，G1和G2为双栅型结构的两个栅极，采用源极S的铝(A1)延伸构成源场极板结构，M1和M2表示组成高压NMOS器件低压MOS管和高压MOS管，其它符号结合实施方案中作进一步说明。
本实用新型可采取以下方式实施根据不同的用途，设计出不同结构尺寸的双栅高压NMOS器件，用它组成双栅高压NMOS集成电路。选用P型Si衬底，采用标准N阱硅栅CMOS工艺制备。双栅型NMOS器件的低压MOS管M1的有效沟道长度L1为(1～30)微米，高压MOS管M2的有效沟道长度L2为(2～35)微米，两个MOS管的栅G1和G2之间的距离d为(2～80)微米，两管的宽长比 (W1)/(L1) 和 (W2)/(L2) 的比值为(0.1～1000)。例采取L1＝8微米，L2＝14微米，d＝24微米， (W1)/(L1) ＝100， (W2)/(L2) ＝50，选P－Si为衬底，用标准N阱硅栅CMOS工艺制备出双栅高压NMOS器件，N＋为浓磷区，P＋为浓硼区，Al为铝层。测得栅源电压VGS＝10伏时的最大饱和漏电流IDS＝18毫安，导通电阻Ron＝800欧姆(VGS＝10伏，源漏电压VDS＝1伏)，在栅源电压VGS＝(0～10)伏时的源漏击穿电压BVDS≥300伏。
权利要求
1.双栅高压MOS集成电路由高压NMOS器件组成，其特征在于n个相同的高压NMOS器件采用双栅型结构，即由一个低压NMOS管和一个高压NMOS管串联，低压NMOS管的源与衬底相联，低压NMOS管的漏区和高压NMOS管的源区为公共区，高压NMOS管的漏区为漂移区，所有器件的源极连在一起。
2.根据权利要求
1所述的集成电路，其特征在于集成电路由n＝(1～20)个相同的双栅型高压NMOS器件组成，所有器件的源端用铝线连在一起。
3.根据权利要求
1或2所述的集成电路，其特征在于双栅型高压NMOS器件中的低压NMOS管M1的沟道有效长度L1＝(1～30)微米，高压NMOS管M2的沟道有效长度L2＝(2～35)微米，两个MOS管的栅G1和G2之间的距离d＝(2～80)微米，两个MOS管的宽长比 (W1)/(L1) 和 (W2)/(L2) 的比值为(0.1～1000)。
专利摘要
双栅型高压MOS集成电路属半导体集成电路领域，它采用多个相同的双栅型高压NMOS器件组成，每个器件都采用双栅结构，利用双栅结构增大寄生双极晶体管的有效基区宽度，抑制寄生双极晶体管的激活，从而防止负阻击穿，与此同时，在电流能力不变条件下，面积仅比单栅器件有少量增加；本实用新型结构简单，制备方便，可采用标准n阱CMOS工艺实现，它可在等离子体显示、场致发光、打印和复印执行机构等自动控制和测量系统中作为驱动器而得到广泛应用。
文档编号H01L27/08GK87208602SQ87208602
公开日1988年7月20日 申请日期1987年5月25日
发明者童勤义, 吴伟 申请人:南京工学院导出引文BiBTeX, EndNote, RefMan