一种高压模拟集成开关电路的制作方法
【专利摘要】本发明提供一种高压模拟集成开关电路，包括并联的第一、第二模拟子开关，所述第一模拟子开关包括第一n型DMOS管、第二n型DMOS管及第一驱动电路，所述第一n型DMOS管的源极连接第二n型DMOS管的源极，漏极连接电路输入端，栅极连接第一驱动电路，所述第二n型DMOS管的漏极连接电路输出端，栅极连接第一驱动电路；所述第二模拟子开关包括第一p型DMOS管、第二p型DMOS管、第二驱动电路及第三驱动电路；所述第一p型DMOS管的漏极连接第二p型DMOS管的漏极，源极连接电路输入端，栅极连接第二驱动电路，所述第二p型DMOS管的源极连接电路输出端，栅极连接第三驱动电路。本发明的控制电路与信号通路不直接连通，抗干扰能力强，本发明的开关电路可以实现轨到轨输出。
【专利说明】
一种高压模拟集成开关电路
技术领域
[0001]本发明属于集成电路设计制造领域，特别是涉及一种高压模拟集成开关电路。
【背景技术】
[0002]模拟开关是一种在集成电路设计中常用的单元。常见的低压模拟开关通常使用CMOS传输门，但是在电动汽车电池监测等高压应用领域，模拟开关的设计曾经是一片空白。高压模拟开关的设计是在集成电路BCD工艺出现之后开始逐渐丰富。例如专利申请号CN201110418181.6便是运用BCD工艺和B⑶工艺器件中常用的背靠背接法实现的一种双向高压模拟开关。但是该发明存在两个重要的缺陷:1、由于电阻R2的存在使得信号通路和控制通路直接相连，容易引起信号的串扰;2、该开关电路不能实现轨到轨输出。
[0003]基于以上所述，提供一种新型的高压轨到轨输出的模拟集成开关电路实属必要。
【发明内容】
[0004]鉴于以上所述现有技术的缺点，本发明的目的在于提供一种高压模拟集成开关电路，用于解决现有技术中模拟集成开关电路容易引起信号的串扰，并且不能实现轨到轨输出的问题。
[0005]为实现上述目的及其他相关目的，本发明提供一种高压模拟集成开关电路，包括:并联的第一模拟子开关及第二模拟子开关，其中，所述第一模拟子开关包括第一η型DMOS管、第二 η型DMOS管及第一驱动电路，所述第一 η型DMOS管的源极连接第二 η型DMOS管的源极，漏极连接电路输入端，栅极连接第一驱动电路，所述第二 η型DMOS管的漏极连接电路输出端，栅极连接第一驱动电路;所述第二模拟子开关包括第一 P型DMOS管、第二 P型DMOS管、第二驱动电路及第三驱动电路;所述第一 P型DMOS管的漏极连接第二 P型DMOS管的漏极，源极连接电路输入端，栅极连接第二驱动电路，所述第二 P型DMOS管的源极连接电路输出端，栅极连接第三驱动电路。
[0006]作为本发明的高压模拟集成开关电路的一种优选方案，所述第一驱动电路包括高压MOS管、第一电流控制开关、第二电流控制开关、第一二极管及第二二极管，其中，所述第一二极管的正极连接高压MOS管的源极，负极连接第一电流源、第一η型DMOS管及第二η型DMOS管的栅极、第二二极管的负极及第二电流控制开关，所述高压MOS管的漏极连接第一电流控制开关，栅极连接第二二极管的正极、第一 η型DMOS管及第二 η型DMOS管的源极以实现信号通路与控制通路的隔离，所述第一电流控制开关作为开关导通时电流泄放开关，所述第二电流控制开关作为开关关断时的电流泄放开关。
[0007]进一步地，所述第二二极管选用为反向击穿电压1V以上的保护二极管，用于在开关由开态转为关态时泄放第一 η型DMOS管、第二 η型DMOS管的源极电荷。
[0008]作为本发明的高压模拟集成开关电路的一种优选方案，所述第一驱动电路选用为5V的逻辑控制信号驱动电路。
[0009]作为本发明的高压模拟集成开关电路的一种优选方案，所述第二驱动电路包括第二电流源、第一电阻、第三电流控制开关及第三二极管，用于控制第一 P型DMOS管的开关，其中，所述第三二极管的正极连接第一P型DMOS管的栅极、第三电流控制开关的漏极及第一电阻的第一端，负极连接第一 P型DMOS管的源极以及第一电阻的第二端，所述第三电流控制开关的源极连接第二电流源。
[0010]作为本发明的高压模拟集成开关电路的一种优选方案，所述第三驱动电路包括第三电流源、第四电流源、第五电流源、第四电流控制开关，第二电阻及升压DMOS管及第四二极管，用于控制第二P型DMOS管的开关，其中，所述第四电流控制开关的漏极连接第四电流源、第二 P型DMOS管的栅极及第二电阻的第一端，源极连接第三电流源，所述第二电阻的第二端连接第五电流源、第四二极管的负极及升压DMOS管的源极，所述第四二极管的正极连接所述及升压DMOS管的栅极及第二 P型DMOS管的源极。
[0011]如上所述，本发明的高压模拟集成开关电路，具有以下有益效果:
[0012]I)本发明的控制电路与信号通路不直接连通，抗干扰能力强；
[0013]2)本发明的开关电路可以实现轨到轨输出。
【附图说明】
[0014]图1显示为本发明的高压模拟集成开关电路的一种实施方式结构示意图。
[0015]图2显示为本发明的高压模拟集成开关电路的另一种实施方式结构示意图。
[0016]元件标号说明
[0017]n-DMOS sub-switch第一模拟子开关
[0018]P-DMOS sub-switch第二模拟子开关
[0019]Ml第一 η 型 DMOS 管
[0020]M2第二 η 型 DMOS 管[0021 ] M3第一 P 型 DMOS 管
[0022]Μ4第二 P 型 DMOS 管
[0023]Gate Driver A第二驱动电路
[0024]Gate Driver B第三驱动电路
[0025]Mpl高压 MOS 管
[0026]Mnl第一电流控制开关
[0027]Mn2第二电流控制开关
[0028]Dl第一二极管
[0029]D2第二二极管
[0030]Ibiasl第一电流源[0031 ] D3第三二极管
[0032]Rl第一电阻
[0033]Ibias2第二电流源
[0034]Ibias3第三电流源
[0035]Ibias4第四电流源
[0036]Ibias5第五电流源
[0037]Mn3第三电流控制开关
[0038]Mn4第四电流控制开关
[0039]R2第二电阻
[0040]Mp2升压 DMOS 管[0041 ]D4第四二极管
【具体实施方式】
[0042]以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的【具体实施方式】加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
[0043]请参阅图1?图2。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
[0044]实施例1
[0045]如图1所示，本实施例提供一种高压模拟集成开关电路，包括:并联的第一模拟子开关n-DMOS sub-switch及第二模拟子开关p-DMOS sub-switch，其中，所述第一模拟子开关n-DMOS sub-switch包括第一η型DMOS管Ml、第二η型DMOS管M2及第一驱动电路，所述第一η型DMOS管Ml的源极连接第二 η型DMOS管M2的源极，漏极连接电路输入端，栅极连接第一驱动电路，所述第二 η型DMOS管M2的漏极连接电路输出端，栅极连接第一驱动电路;所述第二模拟子开关P-DMOS sub-switch包括第一P型DMOS管M3、第二P型DMOS管Μ4、第二驱动电路Gate Driver A及第三驱动电路Gate Driver B;所述第一p型DMOS管M3的漏极连接第二p型DMOS管M4的漏极，源极连接电路输入端，栅极连接第二驱动电路Gate Driver A，所述第二p型DMOS管M4的源极连接电路输出端，栅极连接第三驱动电路Gate Driver B。
[0046]如图1所示，作为示例，所述第一驱动电路包括高压MOS管MP1、第一电流控制开关Mnl、第二电流控制开关Mn2、第一二极管Dl及第二二极管D2，其中，所述第一二极管Dl的正极连接高压MOS管MPl的源极，负极连接第一电流源Ibiasl、第一η型DMOS管Ml及第二η型DMOS管M2的栅极、第二二极管D2的负极及第二电流控制开关Μη2漏极，所述高压MOS管MPl的漏极连接第一电流控制开关Mnl，栅极连接第二二极管D2的正极、第一η型DMOS管Ml及第二η型DMOS管M2的源极以实现信号通路与控制通路的隔离，所述第一电流控制开关Mnl作为开关导通时电流泄放开关，所述第二电流控制开关Μη2作为开关关断时的电流泄放开关。在本实施例中，所述第二二极管D2选用为反向击穿电压1V以上的保护二极管，用于在开关由开态转为关态时泄放第一 η型DMOS管Ml、第二 η型DMOS管M2的源极电荷。
[0047]如图1所示，作为示例，所述第二驱动电路Gate Driver A包括第二电流源Ibias2、第一电阻R1、第三电流控制开关Mn3及第三二极管D3，用于控制第一P型DMOS管M3的开关，其中，所述第三二极管D3的正极连接第一P型DMOS管M3的栅极、第三电流控制开关Mn3的漏极及第一电阻Rl的第一端，负极连接第一 P型DMOS管M3的源极以及第一电阻Rl的第二端，所述第三电流控制开关Mn3的源极连接第二电流源Ibias2。
[0048]如图1所示，作为示例，所述第三驱动电路Gate Driver B包括第三电流源Ibias3、第四电流源Ibias4、第五电流源Ibias5、第四电流控制开关Mn4，第二电阻R2及升压DMOS管Mp2及第四二极管D4，用于控制第二P型DMOS管M4的开关，其中，所述第四电流控制开关Mn4的漏极连接第四电流源Ibias4、第二 P型DMOS管M4的栅极及第二电阻R2的第一端，源极连接第三电流源Ibias3，所述第二电阻R2的第二端连接第五电流源Ibias5、第四二极管D4的负极及升压DMOS管Mp2的源极，所述第四二极管D4的正极连接所述及升压DMOS管Mp2的栅极及第二 P型DMOS管M4的源极。
[0049]在一个具体的实施过程中，本实施例的高压模拟集成开关电路具体结构及原理如下:
[0050]本实施例为了实现高压模拟集成开关的轨到轨输出，设计了两个非轨到轨输出的子开关第一模拟子开关n-DMOS sub-switch和第二模拟子开关p-DMOS sub-switch。其中第一模拟子开关n-DMOS sub-switch的最大输出电压范围为OV到(HVDD-Vthl)V，而第二模拟子开关P-DMOS sub-switch的最大输出范围为Vth3到HVDD(Vthl，Vth3分别为第一η型DMOS管Ml和第三η型DMOS管的阈值电压)。将两个子开关并联就能实现OV到HVDD的电压全范围轨到轨输出。
[0051 ] 第一模拟子开关n-DMOS sub-switch的主通路由源极相连的第一η型DMOS管Ml和第二η型DMOS管M2组成，这是一种常见的DMOS背靠背保护连接方式。第一二极管Dl和高压MOS管MPl源极相连，高压MOS管MPl的栅极与第一 η型DMOS管Ml、第二 η型DMOS管M2的源极相连从而实现信号通路与控制通路的隔离。第一二极管Dl和高压MOS管MPl用于控制第一 η型DMOS管Ml、第二 η型DMOS管M2的导通关断。第一二极管Dl为齐纳二极管，高压MOS管MPl为高压对称MOS晶体管，第一电流源I b ias I为电流源，第一电流控制开关Mn I为开关导通时电流泄放开关，第二电流控制开关Mn2为开关关断时的电流泄放开关。第二二极管D2是一款反向击穿电压1V以上的保护二极管。用于在该开关由开态转为关态时泄放第一 η型DMOS管Ml和第二 η型DMOS管M2的源极电荷。HVDD为电路中的最高电压，一般可取输入电压的最大值。
[0052]当逻辑控制信号S[x] = 5V时，第一电流控制开关Mnl导通，第一电流源Ibiasl经由第一二极管Dl、高压MOS管MPl、第一电流控制开关Mnl到GND，此时第一二极管Dl反向击穿，其反向击穿压降与高压MOS管MPl源栅电压之和控制第一 η型DMOS管Ml、第二 η型DMOS管M2导通，从而第一模拟子开关n-DMOS sub-switch导通；
[0053]Vgs,mi = Vdi ，reverse-^-VsG, MpI
[0054]当逻辑控制信号S[ X ] = O V时，第一电流控制开关Mn I关断，第二电流控制开关Mn2导通，第一电流源Ibiasl电流流经第二电流控制开关Mn2到GND，由于第二二极管D2的存在，第一η型DMOS管Ml、第二η型DMOS管M2的栅源电压压差为O，此时第一模拟子开关n-DM0Ssub-switch 关断。
[0055]第二模拟子开关p-DMOS sub-switch的主通路由漏极相连的第一P型DMOS管M3和第二P型DMOS管M4组成，第一P型DMOS管M3由第二驱动电路Gate Driver A控制，第二p型DMOS管M4由第三驱动电路Gate Driver B控制。第二驱动电路Gate Driver A由第二电流源Ibias2，第一电阻Rl，第三电流控制开关Mn3构成，用于控制第一P型DMOS管M3的开关。第三二极管D3为保护二极管。第三驱动电路Gate Driver B由电流源第三电流源Ibias3、第四电流源Ibias4、第五电流源Ibias5，第四电流控制开关Mn4，第二电阻R2，以及P型DMOS管升压DMOS管Mp2组成。第四二极管D4用于保护升压DMOS管Mp2栅源两极。
[0056]当逻辑控制信号S[x]= 5V时，第三电流控制开关Mn3导通，第二电流源Ibias2在第一电阻Rl上产生压降VRl，第一P型DMOS管M3导通:
[0057]Vth1M3 < Vri = Ri X Ibias2 <5V
[0058]S[x]=5V时，第四电流控制开关Mn4导通，由于第三电流源Ibias3大于第四电流源Ibias4，部分第五电流源Ibias5的源电流由Vfb端流向B端通过第二电阻R2，从而产生压降使得第二 P型DMOS管M4导通；
[0059]Vgs,m4 = Vsg,Mp2~Vr2 * ~4V
[0060]当控制信号S[x] =OV时，第三电流控制开关Mn3关断VRl =0V，因此第一P型DMOS管M3关断。同时，由于S[x] = OV，第四电流控制开关Mn4关断，第四电流源Ibias4电流经过第二电阻R2流向升压DMOS管Mp2，产生压降确保第二 P型DMOS管M4关断:
[0061]Vgs,m4 = Vsg,Mp2+Vr2>0
[0062]本实施例的高压模拟集成开关电路具有以下优点:
[0063]I)控制电路与信号通路不直接连通，抗干扰能力强；
[0064]2)该开关可以实现轨到轨输出。
[0065]实施例2
[0066]如图2所不，本实施例提供一种尚压t旲拟集成开关电路，其基本结构如实施例1，其中，所述第一驱动电路选用为5V的逻辑控制信号驱动电路。
[0067]如图2所示为新型轨到轨输出高压模拟集成开关的简化设计，其中第二模拟子开关p-DMOS sub-switch子开关与图1所示的完全相同，第一模拟子开关n-DMOS sub-switch主信号通路仍为第一 η型DMOS管M1、第二 η型DMOS管M2，但省略掉其驱动电路，仅采用5V的逻辑控制信号驱动，此时其输出电压范围为OV到(5-Vthl)V。
[0068]该设计仍采用第一模拟子开关n-DMOS sub-switch与第二模拟子开关p-DMOSsub-switch并联的方式实现轨到轨输出。相对于实施例1的设计而言该电路优势劣势分析:
[0069]优势:第一模拟子开关n-DMOS sub-switch控制电路简化，功耗降低。
[0070]劣势:在实现模拟开关低导通电阻设计时，由于N型DMOS管要比P型DMOS管导通能力强，导通电阻小，在相同的版图面积下采用图1设计时，整个开关的导通电阻更小。
[0071]如上所述，本发明的高压模拟集成开关电路，具有以下有益效果:
[0072]I)本发明的控制电路与信号通路不直接连通，抗干扰能力强；
[0073]2)本发明的开关电路可以实现轨到轨输出。
[0074]所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
[0075]上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
【主权项】
1.一种高压模拟集成开关电路，其特征在于，包括:并联的第一模拟子开关及第二模拟子开关，其中，所述第一模拟子开关包括第一η型DMOS管、第二η型DMOS管及第一驱动电路，所述第一 η型DMOS管的源极连接第二 η型DMOS管的源极，漏极连接电路输入端，栅极连接第一驱动电路，所述第二 η型DMOS管的漏极连接电路输出端，栅极连接第一驱动电路;所述第二模拟子开关包括第一 P型DMOS管、第二 P型DMOS管、第二驱动电路及第三驱动电路;所述第一P型DMOS管的漏极连接第二P型DMOS管的漏极，源极连接电路输入端，栅极连接第二驱动电路，所述第二 P型DMOS管的源极连接电路输出端，栅极连接第三驱动电路。2.根据权利要求1所述的高压模拟集成开关电路，其特征在于:所述第一驱动电路包括高压MOS管、第一电流控制开关、第二电流控制开关、第一二极管及第二二极管，其中，所述第一二极管的正极连接高压MOS管的源极，负极连接第一电流源、第一 η型DMOS管及第二 η型DMOS管的栅极、第二二极管的负极及第二电流控制开关，所述高压MOS管的漏极连接第一电流控制开关，栅极连接第二二极管的正极、第一 η型DMOS管及第二 η型DMOS管的源极以实现信号通路与控制通路的隔离，所述第一电流控制开关作为开关导通时电流泄放开关，所述第二电流控制开关作为开关关断时的电流泄放开关。3.根据权利要求2所述的高压模拟集成开关电路，其特征在于:所述第二二极管选用为反向击穿电压1V以上的保护二极管，用于在开关由开态转为关态时泄放第一 η型DMOS管、第二 η型DMOS管的源极电荷。4.根据权利要求1所述的高压模拟集成开关电路，其特征在于:所述第一驱动电路选用为5V的逻辑控制信号驱动电路。5.根据权利要求1所述的高压模拟集成开关电路，其特征在于:所述第二驱动电路包括第二电流源、第一电阻、第三电流控制开关及第三二极管，用于控制第一 P型DMOS管的开关，其中，所述第三二极管的正极连接第一P型DMOS管的栅极、第三电流控制开关的漏极及第一电阻的第一端，负极连接第一 P型DMOS管的源极以及第一电阻的第二端，所述第三电流控制开关的源极连接第二电流源。6.根据权利要求1所述的高压模拟集成开关电路，其特征在于:所述第三驱动电路包括第三电流源、第四电流源、第五电流源、第四电流控制开关，第二电阻及升压DMOS管及第四二极管，用于控制第二P型DMOS管的开关，其中，所述第四电流控制开关的漏极连接第四电流源、第二 P型DMOS管的栅极及第二电阻的第一端，源极连接第三电流源，所述第二电阻的第二端连接第五电流源、第四二极管的负极及升压DMOS管的源极，所述第四二极管的正极连接所述及升压DMOS管的栅极及第二 P型DMOS管的源极。
【文档编号】H03K17/687GK105827224SQ201610150613
【公开日】2016年8月3日
【申请日】2016年3月16日
【发明人】李新昌, 程新红, 吴忠昊, 张萌, 徐大伟, 羊志强, 俞跃辉
【申请人】中国科学院上海微系统与信息技术研究所