用于单片集成传感器的逐次逼近模数转换器的制作方法

本发明涉及模拟集成电路设计，具体涉及一种逐次逼近式模数转换器的设计方法。

背景技术：

随着集成电路与mems工艺的飞速发展，将传感器与信号处理电路单片集成成为可能。单片集成的传感器系统集信号的检测、分析与处理于一体，简化了电路，信息可以直接以数字信号的形式传输出来。其具有抗干扰能力强、功耗低、体积小等优点，在气体监测、工业控制、便携式设备等领域具有良好的发展前景。

与其他种类adc相比较，逐次逼近adc具有结构简单，面积小，功耗低的优点，更加适用于单片集成传感器电路。逐次逼近adc的转换精度主要取决于dac的电容匹配与比较器精度，一般在8到16位，电路复杂度不会指数级增加，电路采用全串行操作方式，采样速度一般较低，而电路的功耗随采样率的增加而增加，因此逐次逼近adc一直广泛用于在低速或是不需要连续采样的应用中。逐次逼近adc与数字工艺兼容，可以低电压下工作，而且结构简单，无需高性能放大器，适合混合信号的片上集成。

在集成电路工艺下，电容的匹配性高于电阻，而且电阻由于其自散热效应，线性度差与电容，电容精度与线性度都更高，而且电容式的dac没有静态功耗，因此电荷重分配型逐次逼近adc为现在主流的逐次逼近adc。

dac阵列是逐次逼近adc中的关键模块，对逐次逼近adc的性能至关重要。其内部无源器件的数量面积随adc的位数呈指数级增加，因此高精度逐次逼近adc一般采用分段式电荷重分配型或混合rc式dac阵列。分段式结构是将两个低精度电容阵列拼接成一个高精度电容阵列，两阵列之间靠一个跨接的电容(和单位电容大小接近)实现拼接。例如两个5位dac可以拼接成一个10位的dac，电容数约减少16倍。更少的电容对于高速低功耗的设计至关重要，因此得到广泛应用。但是分段式的缺点也很明显，跨接电容的寄生效应会恶化整体的线性度。需要电容良好地匹配。dac的开关策略也是dac的设计要点。传统电荷重分配电容式dac是基于先置位后比较的算法，其判断某位时，预置“1”然后比较，比较结果为“0”时，舍弃“1”开关做出切换动作，这导致了不必要的动态功耗。对其改进的优秀方案有：单调式切换法与基于vcm式切换法，这两种方法都是基于先比较后置位的算法，避免了不必要的开关切换，节省功耗。但是对于单调式切换法来说，在dac采样之后，比较器根据判决结果选择正负某一路下拉，由于不论选择哪一路都只有下拉操作，dac的共模电压会一直下降，最终dac输出的共模电压接近gnd，这对于比较器来说会引入额外的动态直流失调，造成误判恶化线性度。基于vcm式切换法具有更低的切换电流，更省功耗。采样dac根据判决结果不同，对对应位正负端分别采取从vcm拉高或者拉低的操作，实现正负端输出电压对称变化，dac输出的共模电压一直为vcm，而且dac两端电压变化幅度只有vcm，dac的功耗因此极大减小。

为了进一步减少电容阵列面积，减少dac的功耗，提高adc的性能，本发明逐次逼近adc中的dac的开关策略在的基础上做出改进，可省去了dac阵列中的最高位电容，dac电容阵列采用了6msb+3lsb分段式电荷按比例缩放型，也提高了adc整体线性度。

技术实现要素：

针对现有技术存在的问题，本发明提供一种用于单片集成传感器的逐次逼近模数转换器，本发明适用于单片集成的adc面积与，且功耗尽量小，能够减少adc面积与功耗。

为了达到上述目的，本发明技术方案如下：

一种用于单片集成传感器的逐次逼近模数转换器，所述的逐次逼近模数转换器(saradc)为10位全差分式的逐次逼近模数转换器，包括改进后的数模转换器dac、比较器、逐次逼近寄存器、逻辑控制电路、数据输出寄存器，如图1所示。所述的改进后的数模转换器dac的电容阵列在基于共模电压式切换法做出改进，省去dac阵列中的最高位电容，且dac电容阵列采用msb子dac位数大于lsb子dac位数的非平衡结构，保证足够的线性度，抑制桥接电容中寄生电容的影响。所述的逐次逼近寄存器为时序产生电路，用于控制时序。

所述的数模转换器dac通过采用保持电路采取模拟输入信号，逻辑控制电路控制数模转换器(dac)的电容切换，模拟输入信号与dac产生的基准电压经过比较器比较，比较的结果反馈至逻辑控制电路，并将比较器产生的比较结果一位输出码储存至数据输出寄存器；逻辑控制电路控制数模转换器(dac)的电容切换，重复上述步骤，最终得到十位输出码储存至数据输出寄存器。

所述的改进后的数模转换器dac的电容阵列包括6位msb子dac与3位lsb子dac。

改进后的数模转换器(dac)的原理图如图3所示：对于n位dac来说，要得到n位数据，需要比较器比较n次，由于基于vcm式切换法是先比较后置位，则在第n位置位之前，n位数据已经全部得到，那么第n位的置位也不需要进行，那么dac终端电容就可同时作为最后低电容，因此n位adc只需n－1位dac，于是本发明中dac阵列省去最高位电容，由6位msb子dac与3位lsb子dac组成，缩放电容c为单位电容。

与现有技术相比，本发明具有如下优点：1)本发明电路中的dac电容阵列省去最高位电容，电容面积节约50％。2)本发明电路中的dac电容阵列采用了msb子dac位数大于lsb子dac位数的非平衡结构保证足够的线性度，抑制桥接电容中寄生电容的影响。3)本发明电路中dac阵列的功耗也随着电容面积的减小而减小。

附图说明

图1为本发明的整体结构图，其中有9个输入pin：片选信号cs、系统时钟clk、采样时钟clks、信号输入vinp与vinn、基准电压vref与vcm、电源供电vdd与gnd；

图2为本发明的整体电路版图；

图3为dac电容阵列电路结构图；

图中：1数模转换器dac、2比较器、3逐次逼近寄存器、4逻辑控制电路、5数据输出寄存器。

具体实施方式

以下结合附图对本发明做进一步说明。

用于单片集成传感器的逐次逼近模数转换器，所述的逐次逼近模数转换器adc为全差分式逐次逼近型，包括改进后的数模转换器dac1、比较器2、逐次逼近寄存器3、逻辑控制电路4、数据输出寄存器5，如图1所示。所述的改进后的数模转换器的dac1阵列省去最高位电容，包括6位msb子dac与3位lsb子dac组成；所述的逐次逼近寄存器3为时序产生电路，用于控制时序。

所述的数模转换器1通过采用保持电路采取模拟输入信号，逻辑控制电路4控制数模转换器1的电容切换，模拟输入信号与dac产生的基准电压经过比较器2比较，比较的结果反馈至逻辑控制电路4，并将比较器2产生的比较结果一位输出码储存至数据输出寄存器5；逻辑控制电路4控制数模转换器1的电容切换，重复上述步骤，最终得到十位输出码储存至数据输出寄存5器。

电路采用全对称的结构，以保证匹配良好。数字部分电路放在四周与dac阵列和比较器隔离以减弱噪声影响。dac阵列中的所有电容由单位电容并联而得，电容四周布置dummy电容保证所有电容环境一致，整个电容阵列采用共质心结构保证匹配。