技术编号：10513997
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。 作为增加集成电路装置密度的一种缩放技术，提出了一种多栅极晶体管，其在衬 底上形成罐形或纳米线性的娃体并在所述娃体的表面形成栅极。 由于该多栅极晶体管使用Ξ维（3D)沟道，因此该多栅极晶体管的缩放很容易实 现。另外，即使在不增加多栅极晶体管的栅极长度的情况下也能够提高电流控制能力。此 夕h可有效抑制沟道区的电势受漏极电压影响的短沟道效应(SCE)。发明内容 本发明构思提供了可W使得开发负担最小化的半导体器件。 本发明构思也提供了可W使得开发负担最小化的半导...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。